JPH03220754A - 回路基板 - Google Patents
回路基板Info
- Publication number
- JPH03220754A JPH03220754A JP1741290A JP1741290A JPH03220754A JP H03220754 A JPH03220754 A JP H03220754A JP 1741290 A JP1741290 A JP 1741290A JP 1741290 A JP1741290 A JP 1741290A JP H03220754 A JPH03220754 A JP H03220754A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- semiconductor element
- potential
- circuit board
- die pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、いわゆるペアチップ半導体素子を搭載する回
路基板に関する。
路基板に関する。
(従来の技術)
メモリ素子等のペアチップ半導体素子は、ダイパッド上
に搭載され、当該ダイパッドより電圧が印加されて作動
する。
に搭載され、当該ダイパッドより電圧が印加されて作動
する。
ところで、ペアチップ半導体素子の作動電圧の電位はペ
アチップ半導体素子の種類に応じて異なる。このため、
従来の回路基板では、回路基板の設計の時点で、その作
動電圧の電位に応じて配線パターンにより電源やグラン
ド等をペアチップ半導体素子が搭載されるダイパッドに
接続していた。
アチップ半導体素子の種類に応じて異なる。このため、
従来の回路基板では、回路基板の設計の時点で、その作
動電圧の電位に応じて配線パターンにより電源やグラン
ド等をペアチップ半導体素子が搭載されるダイパッドに
接続していた。
(発明が解決しようとする課題)
しかしながら、このようにペアチップ半導体素子に電圧
を供給する場合には、ペアチップ半導体素子を変更する
際、変更前のペアチップ半導体素子と同電位のものしか
使用することができなかった。また、変更前のペアチッ
プ半導体素子と異なる電位のものを使用するときには、
配線パタンの設計変更を必要としていた。
を供給する場合には、ペアチップ半導体素子を変更する
際、変更前のペアチップ半導体素子と同電位のものしか
使用することができなかった。また、変更前のペアチッ
プ半導体素子と異なる電位のものを使用するときには、
配線パタンの設計変更を必要としていた。
本発明は、このような事情に基づき成されたもノテ、配
線パターンの設計変更をすることなく、異なる電位の作
動電圧の半導体素子に変更することができる回路基板を
提供することを目的としている。
線パターンの設計変更をすることなく、異なる電位の作
動電圧の半導体素子に変更することができる回路基板を
提供することを目的としている。
[発明の構成コ
(課題を解決するための手段)
本発明は、このような課題を解決するため、ダイパッド
上に搭載され当該ダイパッドより電圧が印加されて作動
する半導体素子を搭載する回路基板において、前記ダイ
パッドより導出される電圧印加用接続端子と、この電圧
印加用接続端子に隣接し異なる電位の電圧を供給する複
数の電圧供給用接続端子とを設け、前記電圧印加用接続
端子と前記半導体素子の作動電圧の電位に応じた電位の
電圧を供給する一つの前記電圧供給用接続端子とを接続
したものである。
上に搭載され当該ダイパッドより電圧が印加されて作動
する半導体素子を搭載する回路基板において、前記ダイ
パッドより導出される電圧印加用接続端子と、この電圧
印加用接続端子に隣接し異なる電位の電圧を供給する複
数の電圧供給用接続端子とを設け、前記電圧印加用接続
端子と前記半導体素子の作動電圧の電位に応じた電位の
電圧を供給する一つの前記電圧供給用接続端子とを接続
したものである。
(作 用)
本発明では、搭載される半導体素子が異なる電位の作動
電圧の半導体素子に変更する場合、その作動電圧の電位
に応じた電位の電圧を供給する電圧供給用接続端子を選
び、この電圧供給用接続端子と電圧印加用接続端子とを
例えばワイヤボンディングにより接続すればよい。この
ため、配線パターンの設計変更をすることなく、異なる
電位の作動電圧の半導体素子に変更することができる。
電圧の半導体素子に変更する場合、その作動電圧の電位
に応じた電位の電圧を供給する電圧供給用接続端子を選
び、この電圧供給用接続端子と電圧印加用接続端子とを
例えばワイヤボンディングにより接続すればよい。この
ため、配線パターンの設計変更をすることなく、異なる
電位の作動電圧の半導体素子に変更することができる。
(実施例)
以下、本発明の実施例を図面に旦づき説明する。
第1図は本発明の一実施例に係る回路基板の一部の平面
図である。
図である。
同図において、1はメモリ素子等のペアチップ半導体素
子が搭載されるダイパッドを示している。
子が搭載されるダイパッドを示している。
このダイパッド1の一辺より電圧印加用ポンディングパ
ッド2が突出して設けられている。この電圧印加用ポン
ディングパッド2の近くには、グランド電位の電圧供給
用ポンディングパッド3及び電源電位の電圧供給用ポン
ディングパッド4が設けられている。また、ダイパッド
1の周囲には、このダイパッド1上に搭載されるペアチ
ップ半導体素子(図示省略)のデータ端子等とワンヤボ
ンディングにより接続されるリード5が多数設けられて
いる。
ッド2が突出して設けられている。この電圧印加用ポン
ディングパッド2の近くには、グランド電位の電圧供給
用ポンディングパッド3及び電源電位の電圧供給用ポン
ディングパッド4が設けられている。また、ダイパッド
1の周囲には、このダイパッド1上に搭載されるペアチ
ップ半導体素子(図示省略)のデータ端子等とワンヤボ
ンディングにより接続されるリード5が多数設けられて
いる。
そして、ダイパッド1上に搭載されるペアチップ半導体
素子の作動電圧の電位がグランド電位の場合には、電圧
印加用ポンディングパッド2とグランド電位の電圧供給
用ポンディングパッド3とをワンヤボンディング(図示
省略)により接続する。
素子の作動電圧の電位がグランド電位の場合には、電圧
印加用ポンディングパッド2とグランド電位の電圧供給
用ポンディングパッド3とをワンヤボンディング(図示
省略)により接続する。
一方、ダイパッド1上に搭載されるペアチップ半導体素
子の作動電圧の電位が電源電位の場合には、電圧印加用
ポンディングパッド2と電源電位の電圧供給用ポンディ
ングパッド4とをワンヤボンディング(図示省略)によ
り接続する。
子の作動電圧の電位が電源電位の場合には、電圧印加用
ポンディングパッド2と電源電位の電圧供給用ポンディ
ングパッド4とをワンヤボンディング(図示省略)によ
り接続する。
従って、本実施例の回路基板では、配線パターンの設計
変更をすることなく、異なる電位(グランド電位と電源
電位)の作動電圧のペアチップ半導体素子に変更するこ
とができる。
変更をすることなく、異なる電位(グランド電位と電源
電位)の作動電圧のペアチップ半導体素子に変更するこ
とができる。
尚、本発明は、上述した実施例に限定されることはない
。
。
例えば、上述した実施例では電圧供給用ポンディングパ
ッドとしてグランド電位と電源電位の2種類のものを用
いていたが、3種類以上であってもよい。
ッドとしてグランド電位と電源電位の2種類のものを用
いていたが、3種類以上であってもよい。
また、上述した実施例では専用の電圧供給用ポンディン
グパッドを設けていたが、第2図に示すように、電圧印
加用ポンディングパッド2の近くのリード5をグランド
電位のリード・電圧供給兼用ポンディングパッド5a及
び電源電位のリード・電圧供給用ポンディングパッド5
bとして、リード5と兼用するようにしてもよい。
グパッドを設けていたが、第2図に示すように、電圧印
加用ポンディングパッド2の近くのリード5をグランド
電位のリード・電圧供給兼用ポンディングパッド5a及
び電源電位のリード・電圧供給用ポンディングパッド5
bとして、リード5と兼用するようにしてもよい。
更に、上述した実施例では電圧印加用ポンディングパッ
ド2と電圧供給用ポンディングパッド3.4とをワンヤ
ボンディングにより接続していたが、第3図に示すよう
に、電圧供給用ポンディングパッド3.4と同様の機能
を有する電圧供給用ダイパッド6.7をそれぞれダイパ
ッド1の異なる辺に沿って設け、ペアチップ半導体素子
をこれら電圧供給用ダイパッド6.7のいずれか一方と
ダイパッド1とを跨ぐように搭載してもよい。
ド2と電圧供給用ポンディングパッド3.4とをワンヤ
ボンディングにより接続していたが、第3図に示すよう
に、電圧供給用ポンディングパッド3.4と同様の機能
を有する電圧供給用ダイパッド6.7をそれぞれダイパ
ッド1の異なる辺に沿って設け、ペアチップ半導体素子
をこれら電圧供給用ダイパッド6.7のいずれか一方と
ダイパッド1とを跨ぐように搭載してもよい。
[発明の効果]
以上説明したように本発明によれば、搭載される半導体
素子が異なる電位の作動電圧の半導体素子に変更する場
合、その作動電圧の電位に応じた電位の電圧を供給する
電圧供給用接続端子を選び、この電圧供給用接続端子と
電圧印加用接続端子とを接続すればよいので、配線パタ
ーンの設計変更をすることなく、異なる電位の作動電圧
の半導体素子に変更することができる。
素子が異なる電位の作動電圧の半導体素子に変更する場
合、その作動電圧の電位に応じた電位の電圧を供給する
電圧供給用接続端子を選び、この電圧供給用接続端子と
電圧印加用接続端子とを接続すればよいので、配線パタ
ーンの設計変更をすることなく、異なる電位の作動電圧
の半導体素子に変更することができる。
第1図は本発明の一実施例に係る回路基板の一部の平面
図、第2図及び第3図は本発明の他の実施例に係る回路
基板の一部の平面図である。 1・・・ダイパッド、2・・・電圧印加用ポンディング
パッド、3.4・・・電圧供給用ポンディングパッド、
5・・・リード。
図、第2図及び第3図は本発明の他の実施例に係る回路
基板の一部の平面図である。 1・・・ダイパッド、2・・・電圧印加用ポンディング
パッド、3.4・・・電圧供給用ポンディングパッド、
5・・・リード。
Claims (1)
- 【特許請求の範囲】 ダイパッド上に搭載され当該ダイパッドより電圧が印加
されて作動する半導体素子を搭載する回路基板において
、 前記ダイパッドより導出される電圧印加用接続端子と、
この電圧印加用接続端子に隣接し異なる電位の電圧を供
給する複数の電圧供給用接続端子とを設け、 前記電圧印加用接続端子と前記半導体素子の作動電圧の
電位に応じた電位の電圧を供給する一つの前記電圧供給
用接続端子とを接続した ことを特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1741290A JPH03220754A (ja) | 1990-01-25 | 1990-01-25 | 回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1741290A JPH03220754A (ja) | 1990-01-25 | 1990-01-25 | 回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03220754A true JPH03220754A (ja) | 1991-09-27 |
Family
ID=11943294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1741290A Pending JPH03220754A (ja) | 1990-01-25 | 1990-01-25 | 回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03220754A (ja) |
-
1990
- 1990-01-25 JP JP1741290A patent/JPH03220754A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| US5892275A (en) | High performance power and ground edge connect IC package | |
| KR970067799A (ko) | 반도체장치 | |
| KR880010641A (ko) | 양면메모리 보드 | |
| JPH03220754A (ja) | 回路基板 | |
| KR960019683A (ko) | 반도체 장치 | |
| US5869884A (en) | Semiconductor device having lead terminal on only one side of a package | |
| JPS6073269U (ja) | 電子部品実装構造 | |
| JPH01150332A (ja) | プリント回路基板 | |
| JPH0478172B2 (ja) | ||
| JPH01191433A (ja) | 集積回路素子 | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH02148758A (ja) | 半導体装置用リードフレーム | |
| JPH01316948A (ja) | 半導体集積回路 | |
| JPS63239094A (ja) | Icカ−ド用モジユ−ル | |
| JPS5952659U (ja) | 混成集積回路 | |
| JPS5846473U (ja) | 印刷配線パタ−ン | |
| JPH01239962A (ja) | 半導体装置 | |
| JPS59135628U (ja) | ブロツク化した電気回路用チツプ部品 | |
| JPS6146769U (ja) | 電子回路形成チツプ搭載装置 | |
| JPS5853162U (ja) | 半導体装置 | |
| JPH03244154A (ja) | ゲートアレイ半導体装置 | |
| JPH03261079A (ja) | 混成集積回路 | |
| JPH036840A (ja) | 記録媒体 | |
| JPH0239453A (ja) | 集積回路装置 |