JPH01156849A - メモリアクセス処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スワップ方式のキャッシュメモリを内部に備
えたメモリアクセス処理装置に関する。

（従来の技術） この種のスワップ方式のキャッシュメモリを内部に備え
たメモリアクセス処理装置においては、メモリアクセス
の処理はすべてキャッシュ内で行なうため、要求元から
の書込み指定にたいしてもキャッシュ内のみに書込みを
行なうだけで主記憶装置に書込みを行なわない。したが
って、通常状態ではキャッシュの内容と主記憶装置の内
容は不一致であるため新たなアクセスによってキャッシ
ュの内容が塗り換えられる時にキャッシュの内容を主記
憶装置へ書戻して一致性を保証している。この時キャッ
シュの内容が書き換えられたかどうかを示す情報、すな
わちＭビットを持ち、これが書き換えを示していた時に
のみ主記憶装置への書込みを行なうようにして主記憶装
置と不一致が生じないように制御されている。このため
、要求元からの書込み要求に対して対応するアドレスの
内容がキャッシュに存在した場合にはそのＭビットが書
き換えを示しているかどうかを調べ、書き換えを示して
いなかったら新たに書き換えを示すように書込まなけれ
ばならない（このような処理をＭビットの登録と呼ぶ）
。

このような処理は入出力装置または演算処理装置からの
連続したメモリアクセスの要求を一連のレジスタで持ち
回り連続的に処理し、その処理が一回のパイプラインの
流れのなかで終了しなかった場合にはパイプラインの始
めに戻って再び同じパイプラインの流れのなかで処理を
行なうような循環的なパイプライン構成のメモリアクセ
ス処理装置においては一連のパイプラインの一回の処理
では不可能であるため、−度バイブラインのはじめに戻
して二回目の処理でＭビットの登録を行なっている。こ
のとき従来の装置では、要求元からのアクセス要求があ
ってもＭビットの登録の処理を優先させるため要求元か
らのアクセスによるアドレスアレイの索引のためのアド
レスアレイの読出しは待たされるように制御されていた
。

〔発明が解決しようとする問題点〕

上述した従来の方式は、Ｍビットの登録を優先させてい
たため、Ｍビットの登録と要求元の処理のアドレスアレ
イの索引によるアドレスアレイの読出しが重なった場合
は要求元の処理を待たせなければならないという欠点が
ある。

〔問題点を解決するための手段〕

本発明は、入出力装置または演算処理装置と主記憶装置
に接続され主記憶装置の内容の一部の写しを保持するデ
ータアレイとデータアレイの内容が主記憶装置上のどの
部分に対応するかを示す情報を保持するアドレスアレイ
を有し、入出力装置または演算処理装置からのメモリア
クセスの要求がデータアレイ内で処理可能な場合にはそ
の要求が書込み読出しにかかわらずデータアレイ内での
み処理するようなスワップ方式のキャッシュを有し、入
出力装置または演算処理装置からの連続したメモリアク
セスの要求を一連のレジスタで持ち回り連続的に処理し
、その処理が一回のパイプラインの流れのなかで終了し
なかった場合にはパイプラインの始めに戻って再び同じ
パイプラインの流れの中で処理を行なうような循環的な
パイプライン処理手段とを有するメモリアクセス処理装
置において、データアレイの内容が書き換えられたかど
うかを示すＭビットをアドレスアレイと独立に持つＭビ
ット記憶手段と、そのＭビット記憶手段のアドレスを保
持するアドレス保持手段と、Ｍビット記憶手段の出力を
その内容にかわらす一定の値を示すように、即ち要求元
の処理による索引の結果がヒツトであればデータアレイ
が書き換えられていないことを示すように、またミスで
あればデータアレイが書き換えられていたことを示すよ
うにするＭビット変更手段とを有している。

〔作用〕

要求元からのアクセスによるアドレスアレイの索引によ
るアドレスアレイの読出しとＭビットの登録が重なった
時にはＭビットの登録アドレスをアドレス保持手段に送
り、そのアドレスでＭビットの登録を行なうとともに要
求元からのアクセスによるアドレスアレイの索引による
アドレスアレイの読出しを並行して行ない、そのときの
Ｍビットの値はＭビット変更手段によりＭビットの出力
にかかわらずその値を一定の値、即ち要求元の処理によ
る索引の結果がヒツトであればデータアレイが書き換え
られていないことを示すように、またミスであればデー
タアレイが書き換えられていたことを示すようにして要
求元の処理を待たせなりで済む。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のメモリアクセス処理装置の一実施例を
示す図である。

入出力装置、演算処理装置などの要求元１０１〜１０３
からのメモリアクセスの要求がそれぞれの受付回路２０
１〜２０３で受付けられる。受付けられた要求は選択手
段２０４によりその中の一つが選ばれて処理される。受
付けられた要求元のアドレスはアドレスレジスタ３０１
に送られその下位のアドレスでアドレスアレイ３０２の
内容が読出され比較手段３０３によりアドレスレジスタ
３０１の上位アドレスと比較され要求元の要求するアド
レスの内容が対応するデータアレイ４０３の中に存在す
るかどうか調べられる（このような一連の動作をアドレ
スアレイの索引と呼ぶ）にのようなアドレスアレイの索
引の結果データアレイ４０３のなかに要求データが存在
する場合（この場合をヒツトと呼ぶ）にはアドレスレジ
スタ３０１の内容をアドレスレジスタ４０１へ送り、要
求元の要求内容に応じてリードまたはライトの処理をデ
ータアレイ４０３内で処理する。また、アドレスアレイ
の索引の結果、データアレイ４０３の中に存在しない場
合（この場合をミスと呼ぶ）は、選択手段４０４を介し
て主記憶装置６０１のアクセスを行ない必要な内容を主
記憶装置６０１から読出し要求がリードであれば要求元
に必要なデータを送り同時にデータアレイ４０３に書込
み、またライトであれば書込みデータと主記憶装置６０
１の読出し、データを合成したあとデータアレイ４０３
に書込みを行なう。このとき選択手段３０６によりアド
レスレジスタ３０１を選択しＭビット記憶手段３０５の
なかの対応するＭビットを読出し、これが“１″で対応
するデータアレイ４０３の内容が書き換えられていたか
どうか調べる。この結果もし書き換えられていることを
示していたならば、アドレスアレイ３０２の内容が読出
されているスワップアドレスレジスタ４０２の示す主記
憶装置６０１のアドレスにデータアレイ４０３の内容を
、先の主記憶装置読出しの前に書込んでおく（このよう
な処理をスワップアウトと呼ぶ）。

次に、Ｍビット記憶手段３０５へのＭビットの登録時の
処理について詳細に説明する。

要求元の要求がライトの場合でアドレスアレイ３０２を
索引した結果ピットであった場合には同時にＭビット記
憶手段３０５からＭビットを読出す。

この結果Ｍビットが”θ″で未だ一度も書き換えられて
いないことを示していたらば、従来の装置では、Ｍビッ
トはアドレスアレイ３０２の一部に持たれていたため、
アドレスレジスタ３０１にある要求元のアドレスをアド
レスレジスタ４０１、アドレスレジスタ５０１と持ち回
り、再びアドレスレジスタ３０１に送り、このアドレス
でＭビット＝　１＠を書込む。このとき要求元からのア
クセスによるアドレスアレイの索引によるアドレスアレ
イ３０２の読出しが重なフた場合はＭビットの登録を優
先させるため要求元の処理を待たせるように処理されて
いる。

本実施例ではＭビットをアドレスアレイ３０２とは独立
したＭビット記憶手段３０５に持ち、そのアドレスも独
立してアドレス保持手段３０４に持たせ、選択手段３０
６によりアドレスレジスタ３０１とアドレス保持手段３
０４を切換えられるように構成されている。このように
して要求元からのアクセスによるアドレスアレイ３０２
の索引によるアドレスアレイの読出しとＭビットの登録
が重なった時にはＭビットの登録アドレスをアドレス保
持手段３０４に送り、そのアドレスでＭビットの登録を
行なうとともに要求元からのアクセスによるアドレスア
レイの索引によるアドレスアレイ３０２の読出しをアド
レスレジスタ３０１のアドレスで並行して行ない、その
ときのＭビットの値はＭビット変更手段３０７によりＭ
ビットの出力にかかわらずその値を一定の値、即ち要求
元の処理による索引の結果がヒツトであればデータアレ
イ４０３が書き換えられていないことを示すように、ま
たミスであればデータアレイ４０３が書き換えられてい
たことを示すようにして要求元の処理を待たせないで済
むように制御されている。

〔発明の効果〕

以上説明したように本発明は、Ｍビットをアドレスアレ
イとは独立したＭビット記憶手段に持ち、そのアドレス
も独立してアドレス保持手段に持たせて、要求元からの
アクセスによるアドレスアレイの索引によるアドレスア
レイの読出しとＭビットの登録が重なった時にはそのア
ドレスアレイの索引に伴って読出されるＭビットの値を
Ｍビット変更手段によってＭビットの出力にかかわらず
その値を一定の値、即ち要求元の処理による索引の結果
がヒツトであればデータアレイが書き換えられていない
ことを示すように、またミスであればデータアレイが書
き換えられていたことを示すようにすることにより、要
求元の処理がＭビットの登録にじゃまされることなく並
行して行なうことができ、性能が向上するという効果が
ある。

【図面の簡単な説明】

第１図は本発明のメモリアクセス処理装置の一実施例を
示す図である。 ｉｏ１〜１０３・・・要求元 ２０１〜２０３・・・受付回路 ２０４・・・・・・・・選択手段 ３０１・・・・・・・・アドレスレジスタ３０２・・・
・・・・・アドレスアレイ３０３・・・・・・・・比較
手段 ３０４・・・・・・・・アドレス保持手段３０５・・・
・・・・・Ｍビット記憶手段３０６・・・・・・・・選
択手段 ３０７・・・・・・・・Ｍビット変更手段４０１・・・
・・・・・アドレスレジスタ４０２・・・・・・・・ス
ワップアドレスレジスタ４０３・・・・・・・・データ
アレイ ４０４・・・・・・・・選択手段 ５０１・・・・・・・・アドレスレジスタ６０１・・・
・・・・・主記憶装置

Claims (1)

【特許請求の範囲】
1. 入出力装置または演算処理装置と主記憶装置に接続され
   主記憶装置の内容の一部の写しを保持するデータアレイ
   とデータアレイの内容が主記憶装置上のどの部分に対応
   するかを示す情報を保持するアドレスアレイを有し、入
   出力装置または演算処理装置からのメモリアクセスの要
   求がデータアレイ内で処理可能な場合にはその要求が書
   込み読出しにかかわらずデータアレイ内でのみ処理する
   ようなスワップ方式のキャッシュを有し、入出力装置ま
   たは演算処理装置からの連続したメモリアクセスの要求
   を一連のレジスタで持ち回り連続的に処理し、その処理
   が一回のパイプラインの流れのなかで終了しなかった場
   合にはパイプラインの始めに戻って再び同じパイプライ
   ンの流れの中で処理を行なうような循環的なパイプライ
   ン処理手段とを有するメモリアクセス処理装置において
   、データアレイの内容が書き換えられたかどうかを示す
   Ｍビットをアドレスアレイと独立に持つＭビット記憶手
   段と、そのＭビット記憶手段のアドレスを保持するアド
   レス保持手段と、Ｍビット記憶手段の出力をその内容に
   かわらず一定の値を示すように、即ち要求元の処理によ
   る索引の結果がヒットであればデータアレイが書き換え
   られていないことを示すように、またミスであればデー
   タアレイが書き換えられていたことを示すようにするＭ
   ビット変更手段とを有することを特徴とするメモリアク
   セス処理装置。