JPH01156848A - メモリアクセス処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スワップ方式のキャッシュメモリを内部に備
えたメモリアクセス処理装置に関する。

〔従来の技術〕

この種のスワップ方式のキャッシュメモリを内部に備え
たメモリアクセス処理装置においてはメモリアクセスの
処理はすべてキャッシュ内で行なうため、要求元からの
占込み指定に対してもキャッシュ内のみに内込みを行な
うだけで主記憶装置に占込みを行なわない。したがって
、通常状態ではキャッシュの内容と主記憶装置の内容は
不一致であるため新たなアクセスによってキャッシュの
内容が塗り換えられる時にキャッシュの内容を主記憶装
置へ書き戻して一致性を保証している。この時キャッシ
ュの内容が書き換えられたかどうかを示す情報、すなわ
ちＭビットを持ち、これが書き換えを示していた時のみ
主記憶装置への書込みを行なうようにしてむだなメモリ
アクセスを出さないように制御されている。このため、
要求元からの聞込み要求に対して対応するアドレスの内
容がキャッシュに存在した場合にはそのＭビットが書き
換えを示しているかどうかを調べ、書き換えを示してい
なかったら新たに田き換えを示すように書込まなければ
ならない。

このような処理は入出力装置または演算処理装置から連
続したメモリアクセスの要求を一連のレジスタで持ち回
り連続的に処理し、その処理が一回のパイプラインの流
れのなかで終了しなかった場合にはパイプラインの始め
に戻って再び同じパイプラインの流れの中で処理を行な
うような循環的なパイプライン構成の処ｙＩ！装置にお
いては一連のパイプラインの１回の処理では不可能であ
るため、−度パイブラインのはじめに戻って二回目の処
理で潜込みを行なっている。このとぎ従来の装置では、
要求元からのアクセスがあってもその処理を待たせない
ためにＭビット記憶手段をアドレスの特定のビットでイ
ンタリーブしてそのビットが異なっている時だけ同時に
処理できるように構成されている。

〔発明が解決しようとする問題点〕

上述した従来の方式は、Ｍビット記憶手段をアドレスの
特定のビットでインタリーブしているため、Ｍビットの
登録アドレスと要求元のアドレスのうちインタリーブに
対応したビットが一致していればやはりＭビットの登録
を優先させなければならｆ要求元の処理を持たせなけれ
ばならないという欠点がある。

〔問題点を解決するための手段〕

本発明は、入出力装置または演算処理装置と主記憶装置
に接続され主記憶装置の内容の一部の写しを保持するデ
ータアレイとデータアレイの内容が主記憶装置上のどの
部分に対応するかを示す情報を保持するアドレスアレイ
を有し、入出力装置または演算処理装置からのメモリア
クセスの要求がデータアレイ内で処理可能な場合にはそ
の要求が占込み読み出しにかかわらずデータアレイ内で
のみ処理するようなスワップ方式のキャッシュを有し、
入出力装置または演算処理装置からの連続したメモリア
クセスの要求を一連のレジスタで持ち回り連続的に処理
し、その処理が一回のパイプラインの流れのなかで終了
しなかった場合にはパイプラインのはじめに戻って再び
同じパイプラインの流れの中で処理を行なうような循環
的なバイブライン処理手段と、データアレイの内容が占
ぎ換えられたかどうを示すＭビットをアドレスアレイと
同じアドレスで記憶し、そのアドレスの特定のビットで
インタリーブされそのアドレスの特定のビットの値が異
なれば同時に処理が可能なように構成されたＭビット記
憶手段と、そのＭビットの占込みアドレスを保持するア
ドレス保持手段と、Ｍビット記憶手段のアドレスとして
要求元のアドレスとアドレス保持手段のアドレスのうち
どちらか一方を選択する選択手段とを有するメ干すアク
セス処Ｉ！！装置において、アドレス保持手段のアドレ
スと前記のパイプライン処理１段のなかのアドレスのう
ち前記Ｍビット記憶手段のインターリーブに用いられて
いるビットどうしを比較するアドレス比較手段と、アド
レス比較手段が一致を示していた時に曲記Ｍビット記憶
手段の出力をその内容にかかわらず、一定の値に、即ち
要求元の処理による索引の結果がヒツトであれば占き換
えられていないことを示すように、またミスであれば占
き換えられていることを示すように変更するＭビット・
変更手段とを有している。

〔作用〕

本発明は、要求元のアドレスとＭビットの登録アドレス
を保持するアドレス保持手段のアドレスのうち複数のＭ
ビット記憶手段のうちどれを用いるかを示すピットを比
較し、これらが一致した時にはＭビット変更手段により
Ｍビットの出ツノにかかわらずその値を一定の値、即ち
要求元の処理による索引の結果がヒツトであればＡき換
えられていないことを示すように、またミスであれば書
き換えられていることを示すようにしてＭビットの登録
と要求元からの要求によるアドレスアレイの索引が並行
しておこなえるようにしたものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のメモリアクセス処理装置の一実施例を
示す図である。

入出力装置、演算処理装置などの要求元１０１〜１０３
からのメモリアクセスの要求がそれぞれの受付回路２０
１〜２０３で受は付けられる。受付けられた要求は選択
手段２０４によりその中の一つが選ばれて処理される。

受付けられた要求元のアドレスはアドレスレジスタ３０
１に送られその下位のアドレスでアドレスアレイ３０２
の内容が読出され、比較手段３０３によりアドレスアレ
イ３０１の上位アドレスと比較され要求元の要求するア
ドレスの内容が対応するデータアレイ４０３の中に存在
するかどうか調べられる（このような一連の動作をアド
レスアレイの索引と呼ぶ）。

このようなアドレスアレイの索引の結果、データアレイ
４０３のなかに要求データが存在する場合（この場合を
ヒツトと呼ぶ）にはアドレスレジスタ３０１の内容をア
ドレスレジスタ４０１へ送り要求元の要求内容に応じて
リードまたはライトの処理をデータアレイ４０３内で処
理する。また、アドレスアレイの索引の結果、データア
レイ４０３の中に存在しない場合（この場合をミスと呼
ぶ）は、主記憶装置６０１のアクヒスを行ない必要な内
容を主記憶装置６０１から読出し、要求がリードであれ
ば要求元に必要なデータを送り同時にデータアレイ４０
３に餌込み、またライトであれば書込みデータと主記憶
装置６０１の読出しデータを合成したあとデータアレイ
４０３に書込みを行なう。このとぎＭビット２憶手段３
０５．３０６のなかの対応するＭビットを選択手段３０
９により選択して読出し、これが１″で対応するデータ
アレイ４０３の内容が書き換えられていたかどうか調べ
る。この結果、もし書き換えられていることを示してい
たならば、アドレスアレイ３０２の内容が読出されてい
るスワップアドレスレジスタ４０２の示す主記憶装置６
０１のアドレスにデータアレイ４０３の内容を、先の主
記憶装置読出しの前にスワップアウトしておく。

次に、Ｍビット記憶手段３０５．３０６へのＭビットの
登録方法について詳細に説明する。

要求元の要求がライトの場合でアドレスアレイ３０２を
索引した結果ヒツトであった場合には同時にＭビット記
憶手段３０５または３０６からＭビットを読出す。この
結果Ｍビットが“０゛′で未だ一度も書き換えられてい
ないことを示していたらアドレスレジスタ３０１にある
要求元のアドレスをアドレスレジスタ４０１、アドレス
レジスタ５０１と持ち回わりアドレス保持手段３０４に
送る。このアドレスでＭビット記憶手段３０５または３
０６の対応するほうにＭビット−“１″を書込む。Ｍビ
ット記憶手段３０５．３０６はアドレスアレイ３０２と
は独立でアドレスの下位の１ビツトで２つに分けられて
いてこのビットが責なれば両方の処理ができるように構
成されている。したがって、アドレスレジスタ３０１の
示すアドレスとアドレス保持手段３０４の示すアドレス
の上記の１ビツトが異なれば両方の処理、すなわちアド
レスアレイ３０２の索引と同時に行なうＭビットの読出
しのための処理とＭビットの書込みのための処理を同時
に行なうことができる。本実施例では、Ｍビット記憶手
段３０６に選択手段３０７を通してアドレスレジスタ３
０１のアドレスを送りアドレスアレイ３０２の索引と同
時に対応するアドレスのＭビットを読出し、またＭビッ
ト記憶手段３０６には選択手段３０８を通してアドレス
保持手段３０４のアドレスを送りＭビットの書込みをお
こなう。しかしながら、アドレスの前記のビットが一致
した場合にはＭビット記憶手段を２つに分けた効果は得
られず、やはりＭビットの登録を優先させ要求元の処理
を持ち合わせなければならない。

本実施例では、前記の要求元のアドレスとＭビットの登
録アドレスを保持するアドレス保持手段３０４のアドレ
スのうち前記のピットを比較するアドレス比較手段３１
０を持ち、これらが−・致した時にはＭビット変更手段
３１１によりＭビットの出力にかかわらずその値を−・
定の値、即ち要求元の処理による索引の結果がヒツトで
あれば書き換えられていないことを示すように、またミ
スであれば出き換えられていることを示すようにしＭビ
ットの登録と要・求元からの要求によるアドレスアレイ
３０２の索引が並行しておこなえるように構成されてい
る。

このように構成することにより、Ｍビットの０録と要求
元の要求によるアドレスアレイ３０２の索引に伴うＭビ
ットの読出しが同じＭビット記憶手段、たとえば３０５
に重なっても、これらの２つのアドレスが一致している
限り要求元の処理を待たせずに並行して処理することが
できる。

本実施例では、Ｍビット記憶手段を２重にインタリーブ
して処理するような構成としたが、これがＮ重の場合で
も効果が同じであることは自明である。

（発明の効果〕 以上説明したように本発明は、要求元のアドレスとＭビ
ットの登録アドレスを保持するアドレス保持手段のアド
レスのうち複数のＭビット配位手段のうちどれを用いる
かを示すビットを比較するアドレス比較手段を持ち、こ
れらが一致した時にはＭビット変更手段によりＭビット
の出力にかがわらずその値を一定の値、即ち、要求元の
処理による索引の結架がピットであれば書き換えられて
いないことを示すように、またミスであれば害き換えら
れていることを示すようにしてＭビットの登録と要求元
からの要求ににるアドレスアレイの索引が並行しておこ
なえるように構成することにより、要求元の処理がＭビ
ットの登録にじゃまされることなく並行して行なうこと
ができ、性能が向上するという効果がある。

【図面の簡単な説明】

第１図は本発明のメモリアクセス処理８ＷＭの一実施例
を承りブロック図である。 １０１〜１０３・・・要求元、 ２０１〜２０３・・・受付回路、 ２０４・・・選択手段、 ３０１・・・アドレスレジスタ、 ３０２−・・アドレスアレイ、 ３０３・・・比較手段、 ３０４・・・アドレス保持手段、□ ３０５〜３０６・・・Ｍビット記憶手段、３０７〜３０
９・・・選択手段、 ３１０・・・アドレス１ヒ較手段、 ３１１・・・Ｍビット変更手段、 ４０１・・・アドレスレジスタ、 ４０２・・・スワップアドレスレジスタ、４０３・・・
データアレイ、 ４０４・・・選択手段、 ５０１・・・アドレスレジスタ、 ６０１・・・主記憶装置。

Claims (1)

1. 【特許請求の範囲】 入出力装置または演算処理装置と主記憶装置に接続され
   、主記憶装置の内容の一部の写しを保持するデータアレ
   イとデータアレイの内容が主記憶装置上のどの部分に対
   応するかを示す情報を保持するアドレスアレイを有し、
   入出力装置または演算処理装置からのメモリアクセスの
   要求がデータアレイ内で処理可能な場合にはその要求が
   書込み読出しにかかわらずデータアレイ内でのみ処理す
   るようなスワップ方式のキャッシュを有し、入出力装置
   または演算処理装置からの連続したメモリアクセスの要
   求を一連のレジスタで持ち回り連続的に処理し、その処
   理が一回のパイプラインの流れのなかで終了しなかった
   場合にはパイプラインのはじめに戻って再び同じパイプ
   ラインの流れの中で処理を行なうような循環的なパイプ
   ライン処理手段と、データアレイの内容が書き換えられ
   たかどうかを示すＭビットをアドレスアレイと同じアド
   レスで記憶し、そのアドレスの特定のビットでインタリ
   ーブされそのアドレスの特定のビットの値が異なれば同
   時に処理が可能なように構成されたＭビット記憶手段と
   、そのＭビットの書き込みアドレスを保持するアドレス
   保持手段と、Ｍビット記憶手段のアドレスとして要求元
   のアドレスとアドレス保持手段のアドレスのうちどちら
   か一方を選択する選択手段とを有するメモリアクセス処
   理装置において、 アドレス保持手段のアドレスと前記のパイプライン処理
   手段のなかのアドレスのうち前記Ｍビット記憶手段のイ
   ンタリーブに用いられているビットどうしを比較するア
   ドレス比較手段と、アドレス比較手段が一致を示してい
   た時に前記Ｍビット記憶手段の出力をその内容にかかわ
   らず一定の値に、即ち要求元の処理による索引の結果が
   ヒットであれば書き換えられていないことを示すように
   、またミスであれば書き換えられていることを示すよう
   に変更するＭビット変更手段とを有することを特徴とす
   るメモリアクセス処理装置。