JPH01158531A

JPH01158531A - 処理装置

Info

Publication number: JPH01158531A
Application number: JP31802987A
Authority: JP
Inventors: Hisamitsu Tanihira; 久光谷平
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-12-15
Filing date: 1987-12-15
Publication date: 1989-06-21
Anticipated expiration: 2011-03-06
Also published as: JPH0823817B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】制御記憶部のデータが書替え可能なマイクロプログラム
制御を用いた中央処理装置におけるマイクロプログラム
版数表示方式に関し、マイクロプログラムの書替えに対応する版数（バージョ
ン）を設けて、その版数をリアルタイムに中央処理装置
外部へ表示することを目的とし、ｌｌ１６Ｉｌ記憶部の
データが外部から書替え可能であるマイクロプログラム
制御方式の中央処理装置において、マイクロプログラム
のメモリ空間の最終アドレス位置にそのマイクロプログ
ラムの版数を格納し、マイクロプログラムのロード終了
後、前記最終アドレスを制御記憶部へ与えて格納した版
数を読出す版数読出し手段を設け、中央処理装置の外部
に版数読出し手段により読出した版数を表示する版数表
示手段を設けて構成する。

産業上の利用分野本発明は制御記憶部のデータが書替え可能なマイクロプ
ログラム制御を用いた中央処理装置におけるマイクロプ
ログラム版数表示方式に関する。

電子計算機等の中央処理装置の制御方式として７１３口
命令１の集まりであるマイクロプログラムを制御記憶装
置に蓄え、１マイクロ命令ずつ実行するマイクロプログ
ラム制御力、式、論理−路の結線によるワイヤードロジ
ック制御方式等があるが、最近では高速ＩＣメモリの実
現及びその価格低下などにより、マイクロプログラム制
御方式が積極的に採用されてきている。また一般の電子
計算機のみならず、蓄積プログラム制御方式を用いた゛
電子交換機でも同様である。

マイクロプログラム−制御方式において、マイクロプロ
グラムを格納する記憶装置は、読出し専用の不揮発性メ
モリ（半導体ＲＯＭ等）や書替え可能な不揮発性メモリ
（半導体ＥＰ−ＲＯＭ、ＲＡＭ等）を用いたものがよく
知られている。書替え可能な不揮発性メモリを使用した
場合、システム構成に応じたマイクロプログラムの書替
えによるハードウェアの共通化、制御部の高速化等が可
能であり、またデバッグも容易に行え、極めて融通性の
高い電子計算機となる。但し、このように記憶装置内の
”マイクロプログラムを書替えると現在使用しているマ
イクロプログラムはどのレベルのものであるかを表示す
る必要がある。

従来の技術書替え可能な制御記憶部を有するマイクロプログラム制
御方式の中央処理装置において、書替えられたマイクロ
プログラムがどのような種類でどのレベルのものである
かを知る場合、従来はマイクロプログラムのデータをす
べて読出して、他のマイクロプログラムの各種データと
比較して判別していた。

発明が解決しようとする問題点従来のようにマイクロプログラムのデータをすべて読出
して各種のデータと比較しその判別を行うのでは、保守
及び製造のとき、その比較に膨大な手間が掛かり不便で
ある。またマイクロプログラムがどのような種類でどの
レベルであるかを中央処理装置の外部で容易に知ること
ができないという問題があった。

本発明はこのような点に鑑みなされたものであり、その
目的とするところは、マイクロプログラムのｉｌ！えに
対応する版数（バージョン）を設けて、その版数をリア
ルタイムに中央処理装置外部へ表示するマイクロプログ
ラム版数表示方式を提供することである。　　　　　　
　　、“問題点を解決するための手段第１図は本発明の原理ブロック図、第２図はマイクロプ
ログラムのメモリ空間の説明図である。

制御記憶部１０のデ＝りが外部から書替え一可能である
マイクロプログラム制御方式の中央処理装置１２におい
て、マイクロプログラムのメモリ空間の最終アドレス位
置にそのマイクロプログラムの版数１４を格納する（第
２図参照）。そしてマイクロプログラムのロード終了後
、前記最終アドレスを制御記憶部１０へ与えて格納した
版数１４を読出す版数読み出し手段１６を設け、中央処
理装置１２の外部に、版数読出し手段１６により読出し
た版数１４を表示する版数表示手段１８を設けて構成す
る。

作　　　用中央処理装置１２の外部にあるマイクロプログラム格納
メモリ２２内のマイクロプログラムデータが制御記憶部
１０ヘロードされる。この日−ディング（データ転送）
が終了すると、版数読出し手段１６により制御記憶部１
０ヘマイクロプログラムの最終アドレスが与えられ、制
御記憶部１０に格納された版数１４が読み出される。読
み出された版数１４は版数表示手段１８により表示され
る。制御記憶部１０内のマイクロプログラムデータはデ
コーダ２４を介しで中央処理ＶＲ置１２の各部へ送出さ
れる。

友−厘−１以下本発明を図面に示す実施例に基づいて詳細に説明す
ることにする。

第３図は本発明によるマイクロプログラム版数表示方式
の実施例ブロック図、第４図は第３図の実施例における
タイミングチャート、第５図は本実施例で用いたマイク
ロプログラムにおけるメモリ空間の説明図である。

第５図に示すように本実施例では、マイクロプログラム
のメモリ空間が４にバイトの場合を示しており、その最
終アドレス（Ｆ”ＦＦ）の位置にマイクロプログラムデ
ータがどのような種類のどのレベルのものであるかを知
らせるための版数１４が記憶されている。

マイクロプログラム制御方式の中央処理装置１２内の制
御記憶部１０として、書替え可能な低速の不揮発性メモ
リＥＰ−ＲＯＭ等で形成されるバックアップメモリ１１
とマイクロプログラムを実際の制御に使用するために記
憶しておくコントロ−ルメモリ２０を用いている。この
コントロールメモリ２０は高速の揮発性メモ、すＲＡＭ
にて形成されている。従って、コントロールメモリ２０
をＲＡＭで構成した場合は、ＲＡＭ内のデータは消去さ
れてしまう可能性があるため、バックアップメモリ１１
を中央処理装置１２に設け、データ消去等の障害発生時
にバックアップメモリ１１からコントロールメモリ２０
へこのデータをロードして復旧が計られる。２２は中央
処理装置１２の外部にあるマイクロプログラム格納メモ
リであり、電源等の投入によりそのメモリ内容が中央処
理装置１２のバックアップメモリ１１へ転送される（イ
ニシャルプログラムロードＩ　ＰＬ）。なおコントロー
ルメモリ２０のデータ消去時、外部のマイクロプログラ
ム格納メモリ２２から再びＩＰＬを行いデータの復旧を
計ることもできるが、一般にＩＰＬはオンライン状態で
実施できず、′且つ時間も掛かる。このため、本実施例
では中央処理装置１２の内部にバックアップメモリ１１
を設け、データエラー発生後、直ちに正常なデータを再
生できるようにしている。２４はコントロールメモリ、
２０から出力されたマイクロプログラムデータを中央処
理装置１２の各部へ送出するデコーダである。２６はマ
イクロプログラムのデータ転送を制御するマイクロロー
ド制御部、２８はロード中表示信号、３０はデータ方向
制御信号、３２はアドレス信号、３４．３６．３８．４
０はトライステートバッファであり、３８．４０により
双方向バッファ４１を形成している。４２はバックアッ
プメモリ１１へのアドレス入力をマイクロプログラムの
最終アドレスにするための抵抗である。４４は版数１４
を表示する表示器、４６はバックアップメモリ１１から
送られて来た版数１４のデータを表示器４４へ送出する
版数表示用デコーダである。

以下上述したように構成された本実施例において、中央
処理装置１２の外部にあるマイクロプログラム格納メモ
リ２２内に記憶されているマイクロプログラムのロード
を行ったときの各構成部品の動作について説明する。

本実施例では、バックアップメモリ１１から版数データ
を読出すように構成することによって、常時版数データ
の表示を可能としている。

マイクロプログラムをロード中は、ロード中表示信号２
８、データ方向制御信号３０がハイレベルであり（第４
図参照）、トライステートバッファ３４．３６、及び双
方向バッフ？４１を形成しているトライステートバッフ
７３８がオーブン状態となる。そしてマイクロロード制
御部２６からのアドレス信号３２は、マイクロプログラ
ム格納メモリ２２、バックアップメモリ１１、コントロ
ールメモリ２０に与えられ、マイクロプログラム格納メ
モリ２２内のマイクロプログラムダ−夕はバックアップ
メモリ１１へ転送され、バックアップメモリ１１のマイ
クロプログラムデータはコントロールメモリ２０へ転送
される。このようにマイクロプログラム格納メモリ２２
の内容がバックアップメモリ１１を経由してコントロー
ルメモリ２０内へ書き込まれる。

マイクロプログラムのロードが終了すると、ロード中表
示信号２８、データ方向制御信号３０がローレベルとな
り（第４図参照）、トライステートバッフ７３４１．３
６はハイインピーダンス状態、双方向バッファ４１を形
成しているトライステートバッファ４０はオープン状態
となる。そしてバックアップメモリ１１のアドレス入力
は電圧が印加された抵抗４２によって吊り上げられて（
ＦＦＦ）Ｈとなり、第５図に示すＦＦＦ番地に格納した
版数１４がデータ線に送出される。この版数１４のデー
タは双方向バッファ４１を形成するトライステートバッ
ファ４０を通り版数表示用デコーダ４６へ送出されて表
示器４４にて版数１４が表示される。

バックアップメモリ１１に接続されているデータ線とコ
ントロールメモリ２ｏに接続されているデータ線は、ト
ライステートバッフ７３６により分割されている。これ
により、マイクロロード制御部２６からコントロールメ
モリ２０へ通常動作によるマイクロアドレスが与えられ
て、コントロールメモリ２０内のマイクロプログラムデ
ータがデータ線、デコーダ２４を介し中央処理装置１２
の各部へ送出されるのと同時に、バックアップメモリ１
１に接続されているデータ線を介して版数出力を行うこ
とができる。

第４図のタイミングチャートに示すようにロード中表示
信号２８がローレベルになると同時にデータ方向制御信
号３０はローレベル、バックアップメモリ１１のアドレ
ス入力は（ＦＦＦ）　Ｈとなる。そして版数表示用デコ
ーダ４６の入力には版数１４のデータがあられれ、且つ
コントロールメモリ２０のアドレス入力には通常動作に
よるマイクロアドレスが与えられる。

バックアップメモリ１１には、必ずコントロールメモリ
２０と同一のマイクロプログラムが格納されていること
になるため、誤り無くそのときのコントロールメモリ２
０に格納されているマイクロプログラムの版数１４を表
示することができる。

上述した実施例においては、アドレス線１２本、データ
線３２本、版数データ線８本で構成し、各メモリがすべ
て同じ構成のものとなっているが、本発明はこれに限定
されるものではない。また表示器４６が専用に設けられ
ているが、既存のコンピュータ等のデイスプレィを用い
ても可能である。

Ｌ！Ｌｌ泳里本発明のマイクロプログラム版数表示方式は以上詳述し
たように構成したので、中央処理装置の通常処理中でも
表示器を接続すればバックアップメモリ内のマイクロプ
ログラムの版数即ち、コントロールメモリ内のマイクロ
プログラムの版数を知ることができ、製造及び保守にお
ける版数管理や保守管理に利用することができるという
効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図はマイクロプログラムのメモリ空間の説明図、第３図は本発明によるマイクロプログラム版数表示方式
の実施例ブロック図、第４図は第３図の実施例におけるタイミングチャート、第５図は本実施例で用いたマイクロプログラムにおける
メモリ空間の説明図を示している。１０・・・制御記憶部１１・・・バックアップメモリ、１２・・・中央処理装置、１４・・・版数、１６・・・版数読出し手段、１８・・・版数表示手段、２０・・・コントロールメモリ、２２・・・マイクロプログラム格納メモリ、２４・・・
デコーダ、２６・・・マイクロロード１Ｉ１１制御部、２８・・・
ロード中表示信号、３０・・・データ方向制御信号、３２・・・アドレス信号、３４．３６．３８・・・トライステートバッファ、４２
・・・抵抗、　　　　　４４・・・表示器、４６・・・
版数表示用デコーダ、寸　　　　江ｑ −Φ 雫　　　１発）ｒヒ

Claims

【特許請求の範囲】制御記憶部（１０）のデータが外部から書替え可能であ
るマイクロプログラム制御方式の中央処理装置（１２）
において、マイクロプログラムのメモリ空間の最終アドレス位置に
そのマイクロプログラムの版数（１４）を格納し、マイクロプログラムのロード終了後、前記最終アドレス
を制御記憶部（１０）へ与えて格納した版数（１４）を
読出す版数読出し手段（１６）を設け、中央処理装置（
１２）の外部に版数読出し手段（１６）により読出した
版数（１４）を表示する版数表示手段（１８）を設けた
ことを特徴とするマイクロプログラム版数表示方式。