JPH0823817B2 - 処理装置 - Google Patents

Description

【発明の詳細な説明】 概要 制御記憶部のデータが書替え可能なマイクロプログラ
ム制御を用いた中央処置装置におけるマイクロプログラ
ム版数表示方式に関し、 マイクロプログラムの書替えに対応する版数（バージ
ョン）を設けて、その版数をリアルタイムに中央処理装
置外部へ表示することを目的とし、 制御記憶部のデータが外部から書替え可能であるマイ
クロプログラム制御方式の中央処理装置において、マイ
クロプログラムのメモリ空間の最終アドレス位置にその
マイクロプログラムの版数を格納し、マイクロプログラ
ムのロード終了後、前記最終アドレスを制御記憶部へ与
えて格納した版数を読出す版数読出し手段を設け、中央
処理装置の外部に版数読出し手段により読出した版数を
表示する版数表示手段を設けて構成する。

産業上の利用分野 本発明は制御記憶部のデータが書替え可能なマイクロ
プログラム制御を用いた中央処理装置におけるマイクロ
プログラム版数表示方式に関する。

電子計算機等の中央処理装置の制御方式としてマイク
ロ命令の集まりであるマイクロプログラムを制御記憶装
置に蓄え、１マイクロ命令ずつ実行するマイクロプログ
ラム制御方式、論理回路の結線によるワイヤードロジッ
ク制御方式等があるが、最近では高速ICメモリの実現及
びその価格低下などにより、マイクロプログラム制御方
式が積極的に採用されてきている。また一般の電子計算
機のみならず、蓄積プログラム制御方式を用いた電子交
換機でも同様である。

マイクロプログラム制御方式において、マイクロプロ
グラムを格納する記憶装置は、読出し専用の不揮発性メ
モリ（半導体ROM等）や書替え可能な不揮発性メモリ
（半導体EP−ROM、RAM等）を用いたものがよく知られて
いる。書替え可能な不揮発性メモリを使用した場合、シ
ステム構成に応じたマイクロプログラムの書替えによる
ハードウェアの共通化、制御部の高速化等が可能であ
り、またデバッグも容易に行え、極めて融通性の高い電
子計算機となる。但し、このように記憶装置内のマイク
ロプログラムを書替えると現在使用しているマイクロプ
ログラムはどのレベルのものであるかを表示する必要が
ある。

従来の技術 書替え可能な制御記憶部を有するマイクロプログラム
制御方式の中央処理装置において、書替えられたマイク
ロプログラムがどのような種類でどのレベルのものであ
るかを知る場合、従来はマイクロプログラムのデータを
すべて読出して、他のマイクロプログラムの各種データ
と比較して判別していた。

発明が解決しようとする問題点 従来のようにマイクロプログラムのデータをすべて読
出して各種のデータと比較しその判別を行うのでは、保
守及び製造のとき、その比較に膨大な手間が掛かり不便
である。またマイクロプログラムがどのような種類でど
のレベルであるかを中央処理装置の外部で容易に知るこ
とができないという問題があった。

本発明はこのような点に鑑みなされたものであり、そ
の目的とするところは、マイクロプログラムの書替えに
対応する版数（バージョン）を設けて、その版数をリア
ルタイムに中央処理装置外部へ表示するマイクロプログ
ラム版数表示方式を提供することである。

問題点を解決するための手段 第１図は本発明の原理ブロック図、第２図はマイクロ
プログラムのメモリ空間の説明図である。

制御記憶部10のデータが外部から書替え可能であるマ
イクロプログラム制御方式の中央処理装置12において、
マイクロプログラムのメモリ空間の最終アドレス位置に
そのマイクロプログラムの版数14を格納する（第２図参
照）。そしてマイクロプログラムのロード終了後、前記
最終アドレスを制御記憶部10へ与えて格納した版数14を
読出す版数読み出し手段16を設け、中央処理装置12の外
部に、版数読出し手段16により読出した版数14を表示す
る版数表示手段18を設けて構成する。

作用 中央処理装置12の外部にあるマイクロプログラム格納
メモリ22内のマイクロプログラムデータが制御記憶部10
へロードされる。このローディング（データ転送）が終
了すると、版数読出し手段16により制御記憶部10へマイ
クロプログラムの最終アドレスが与えられ、制御記憶部
10に格納された版数14が読み出される。読み出された版
数14は版数表示手段18により表示される。制御記憶部10
内のマイクロプログラムデータはデコーダ24を介して中
央処理装置12の各部へ送出される。

実 施 例 以下本発明を図面に示す実施例に基づいて詳細に説明
することにする。

第３図は本発明によるマイクロプログラム版数表示方
式の実施例ブロック図、第４図は第３図の実施例におけ
るタイミングチャート、第５図は本実施例で用いたマイ
クロプログラムにおけるメモリ空間の説明図である。

第５図に示すように本実施例では、マイクロプログラ
ムのメモリ空間が4Kバイトの場合を示しており、その最
終アドレス（FFF）の位置にマイクロプログラムデータ
がどのような種類のどのレベルのものであるかを知らせ
るための版数14が記憶されている。

マイクロプログラム制御方式の中央処理装置12内の制
御記憶部10として、書替え可能な低速の不揮発性メモリ
EP−ROM等で形成されるバックアップメモリ11とマイク
ロプログラムを実際の制御に使用するために記憶してお
くコントロールメモリ20を用いている。このコントロー
ルメモリ20は高速の揮発性メモリRAMにて形成されてい
る。従って、コントロールメモリ20をRAMで構成した場
合は、RAM内のデータは消去されてしまう可能性がある
ため、バックアップメモリ11を中央処理装置12に設け、
データ消去等の障害発生時にバックアップメモリ11から
コントロールメモリ20へこのデータをロードして復旧が
計られる。22は中央処理装置12の外部にあるマイクロプ
ログラム格納メモリであり、電源等の投入によりそのメ
モリ内容が中央処理装置12のバックアップメモリ11へ転
送される（イニシャルプログラムロードIPL）。なおコ
ントロールメモリ10のデータ消去時、外部のマイクロプ
ログラム格納メモリ22から再びIPLを行いデータの復旧
を計ることもできるが、一般にIPLはオンライン状態で
実施できず、且つ時間も掛かる。このため、本実施例で
は中央処理装置12の内部にバックアップメモリ11を設
け、データエラー発生後、直ちに正常なデータを再生で
きるようにしている。24はコントロールメモリ20から出
力されたマイクロプログラムデータを中央処理装置12の
各部へ送出するデコーダである。26はマイクロプログラ
ムのデータ転送を制御するマイクロロード制御部、28は
ロード中表示信号、30はデータ方向制御信号、32はアド
レス信号、34、36、38、40はトライステートバッファで
あり、38、40により双方向バッファ41を形成している。
42はバックアップメモリ11へのアドレス入力をマイクロ
プログラムの最終アドレスにするための抵抗である。44
は版数14を表示する表示器、46はバックアップメモリ11
から送られて来た版数14のデータを表示器44へ送出する
版数表示用デコーダである。

以下上述したように構成された本実施例において、中
央処理装置12の外部にあるマイクロプログラム格納メモ
リ22内に記憶されているマイクロプログラムのロードを
行ったときの各構成部品の動作について説明する。

本実施例では、バックアップメモリ11から版数データ
を読出すように構成することによって、常時版数データ
の表示を可能としている。

マイクロプログラムをロード中は、ロード中表示信号
28、データ方向制御信号30がハイレベルであり（第４図
参照）、トライステートバッファ34、36、及び双方向バ
ッファ41を形成しているトライステートバッファ38がオ
ープン状態となる。そしてマイクロロード制御部26から
のアドレス信号32は、マイクロプログラム格納メモリ2
2、バックアップメモリ11、コントロールメモリ20に与
えられ、マイクロプログラム格納メモリ22内のマイクロ
プログラムデータはバックアップメモリ11へ転送され、
バックアップメモリ11のマイクロプログラムデータはコ
ントロールメモリ20へ転送される。このようにマイクロ
プログラム格納メモリ22の内容がバックアップメモリ11
を経由してコントロールメモリ20内へ書き込まれる。

マイクロプログラムのロードが終了すると、ロード中
表示信号28、データ方向制御信号30がローレベルとなり
（第４図参照）、トライステートバッファ34、36はハイ
インピーダンス状態、双方向バッファ41を形成している
トライステートバッファ40はオープン状態となる。そし
てバックアップメモリ11のアドレス入力は電圧が印加さ
れた抵抗42によって吊り上げられて（FFF）_Ｈとなり、
第５図に示すFFF番地に格納した版数14がデータ線に送
出される。この版数14のデータは双方向バッファ41を形
成するトライステートバッファ40を通り版数表示用デコ
ーダ46へ送出されて表示器44にて版数14が表示される。

バックアップメモリ11に接続されているデータ線とコ
ントロールメモリ20に接続されているデータ線は、トラ
イステートバッファ36により分割されている。これによ
り、マイクロロード制御部26からコントロールメモリ20
へ通常動作によるマイクロアドレスが与えられて、コン
トロールメモリ20内のマイクロプログラムデータがデー
タ線、デコーダ24を介し中央処理装置12の各部へ送出さ
れるのと同時に、バックアップメモリ11に接続されてい
るデータ線を介して版数出力を行うことができる。

第４図のタイミングチャートに示すようにロード中表
示信号28がローレベルになると同時にデータ方向制御信
号30はローレベル、バックアップメモリ11のアドレス入
力は（FFF）_Ｈとなる。そして版数表示用デコーダ46の
入力には版数14のデータがあらわれ、且つコントロール
メモリ20のアドレス入力には通常動作によるマイクロア
ドレスが与えられる。

バックアップメモリ11には、必ずコントロールメモリ
20と同一のマイクロプログラムが格納されていることに
なるため、誤り無くそのときのコントロールメモリ20に
格納されているマイクロプログラムの版数14を表示する
ことができる。

上述した実施例においては、アドレス線12本、データ
線32本、版数データ線８本で構成し、各メモリがすべて
同じ構成のものとなっているが、本発明はこれに限定さ
れるものではない。また表示器46が専用に設けられてい
るが、既存のコンピュータ等のディスプレイを用いても
可能である。

発明の効果 本発明のマイクロプログラム版数表示方式は以上詳述
したように構成したので、中央処理装置の通常処理中で
も表示器を接続すればバックアップメモリ内のマイクロ
プログラムの版数即ち、コントロールメモリ内のマイク
ロプログラムの版数を知ることができ、製造及び保守に
おける版数管理や保守管理に利用することができるとい
う効果を奏する。

また、マイクロプログラムのロード終了により、処理
装置自体において自動的に版数を表示できる。つまり、
表示を行うために何らかの制御をするのではなく、ロー
ド終了により、自動的にアドレスの設定、読み出し、表
示が行えるので、中央処理装置が版数を読み出して表示
する命令を行う必要がなく、中央処理装置に負荷がかか
ることがないという効果を奏する。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図はマイクロプログラムのメモリ空間の説明図、 第３図は本発明によるマイクロプログラム版数表示方式
の実施例ブロック図、 第４図は第３図の実施例におけるタイミングチャート、 第５図は本実施例で用いたマイクロプログラムにおける
メモリ空間の説明図を示している。 10……制御記憶部 11……バックアップメモリ、 12……中央処理装置、 14……版数、 16……版数読出し手段、 18……版数表示手段、 20……コントロールメモリ、 22……マイクロプログラム格納メモリ、 24……デコーダ、 26……マイクロロード制御部、 28……ロード中表示信号、 30……データ方向制御信号、 32……アドレス信号、 34、36、38……トライステートバッファ、 42……抵抗、44……表示器、 46……版数表示用デコーダ、

Claims (1)

【特許請求の範囲】
1. 【請求項１】制御記憶部のマイクロプログラムが外部か
   ら書き替え可能であるマイクロプログラム制御方式の処
   理装置において、 前記制御記憶部へのマイクロプログラムのロード終了に
   より、該制御記憶部の最終アドレスを示す信号を該制御
   記憶部に設定する設定手段と、 該設定手段で与えられたアドレスに応じてデータを読み
   出す読出手段と、 該読出手段により読み出されたデータを表示する表示手
   段とを具備し、 メモリ空間の最終アドレスに版数情報を格納したマイク
   ロプログラムが前記制御記憶部にロードされることを特
   徴とする処理装置。