JPS6180428A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6180428A JPS6180428A JP59201714A JP20171484A JPS6180428A JP S6180428 A JPS6180428 A JP S6180428A JP 59201714 A JP59201714 A JP 59201714A JP 20171484 A JP20171484 A JP 20171484A JP S6180428 A JPS6180428 A JP S6180428A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- flop
- processing device
- control memory
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、命令の処理仕様を変更することのできるデー
タ処理装置に関する。
タ処理装置に関する。
主処理装置は別に浮動小数点演算などの特定の処理のみ
を行ない、付加処理装置を設けることによシ、データ処
理装置の処理性を向上することができる。このようなシ
ステムを自動エンジニアリングや特性シュミレーション
分野に使い、近似計算に多用される多項式の計算を付加
処理装置によって高速に行ないたいというニーズがある
。近似多項式は、 ｙ＝ａｏ＋ ｘ（ａ １−）−ｘ（ａ２ ＋ｘ （ａ３
＋ ｘ（ａ４ ＋ −ｘ ａ ｊ−）））というよう
に、変数Ｘの他にａＯ・・・ａ、という、多くのパラメ
ータを与えることが必要であシ、そのためパラメータを
転送する時間の分だけ、処理時間がかかる。
を行ない、付加処理装置を設けることによシ、データ処
理装置の処理性を向上することができる。このようなシ
ステムを自動エンジニアリングや特性シュミレーション
分野に使い、近似計算に多用される多項式の計算を付加
処理装置によって高速に行ないたいというニーズがある
。近似多項式は、 ｙ＝ａｏ＋ ｘ（ａ １−）−ｘ（ａ２ ＋ｘ （ａ３
＋ ｘ（ａ４ ＋ −ｘ ａ ｊ−）））というよう
に、変数Ｘの他にａＯ・・・ａ、という、多くのパラメ
ータを与えることが必要であシ、そのためパラメータを
転送する時間の分だけ、処理時間がかかる。
しかし、上記の応用分野では、パラメータａＱ〜ａ、は
数種のものに限定され、かつ、それを繰返すことが多く
、応用分野毎に、数種の係数固定多項式があればよい。
数種のものに限定され、かつ、それを繰返すことが多く
、応用分野毎に、数種の係数固定多項式があればよい。
そこで、付加処理装置の制御記憶をＲＡＭで構成し、書
替可能制御記憶（Ｗｒｉｔａｂｌｅ （：：ｏｎｔｒｏ
ｌ ３ｔｒａｇｅ 、以下ＷＣ８と略す）とし、かつ、
多項式演算に関わるマイクロプログ２ムに、固定のパラ
メータを埋め込むことができれば、近似多項式演算は、
パラメータ転送分だけ、高速に処理可能である。
替可能制御記憶（Ｗｒｉｔａｂｌｅ （：：ｏｎｔｒｏ
ｌ ３ｔｒａｇｅ 、以下ＷＣ８と略す）とし、かつ、
多項式演算に関わるマイクロプログ２ムに、固定のパラ
メータを埋め込むことができれば、近似多項式演算は、
パラメータ転送分だけ、高速に処理可能である。
従来、ＨＩＩ）ＩＣ８０倍精度７ローテイング演算モジ
ュール機能仕様書に示すようにＷＣＳの変更は、ｖＶｃ
ｓｊ−ド命令を用いて、ＷＣＳのある領域について全て
再ローディングする方法がとられる。
ュール機能仕様書に示すようにＷＣＳの変更は、ｖＶｃ
ｓｊ−ド命令を用いて、ＷＣＳのある領域について全て
再ローディングする方法がとられる。
そのため、ＷＣＳを領域分けしなくてはならない。
近年のＩＣ技術の進歩によりＲＡＭが大容量化しており
、極端には、１個のＲＡＭでＷＣＳを構成することもで
きるようになった。このため、ＷＣＳの領域分けは、困
難となってきた（ＶＡＸ １１／７８０ＨＡ几ＤＷＡＲ
Ｅ ＨＡＮＤＢＯＯＫ）。
、極端には、１個のＲＡＭでＷＣＳを構成することもで
きるようになった。このため、ＷＣＳの領域分けは、困
難となってきた（ＶＡＸ １１／７８０ＨＡ几ＤＷＡＲ
Ｅ ＨＡＮＤＢＯＯＫ）。
本発明の目的は、近似多項式のパラメータをマイクロプ
ログラム中に埋め込む際、ＷＣＳを領域分けすることな
しに、ｖｖｃｓの内容を書替えることのできる付加処理
装置を提供することにある。
ログラム中に埋め込む際、ＷＣＳを領域分けすることな
しに、ｖｖｃｓの内容を書替えることのできる付加処理
装置を提供することにある。
本発明の要点は命令語によってセットするクリップ７０
ツブを持ち、このフリツプフロツプがセット状態にある
時に、あらかじめ設定したＷＣＳ内のマイクロプログラ
ムアドレスに、あらかじめ、レジスタにセットしたデー
タを書込むようにしたものである。
ツブを持ち、このフリツプフロツプがセット状態にある
時に、あらかじめ設定したＷＣＳ内のマイクロプログラ
ムアドレスに、あらかじめ、レジスタにセットしたデー
タを書込むようにしたものである。
第１図に本発明の一実施例の構成を示す。付加処理装置
１は、主処理装置２とシステムバス３ｔ−介して接続さ
れている。
１は、主処理装置２とシステムバス３ｔ−介して接続さ
れている。
本付加処理装置１は、機能から大きく二つの部分に分け
られる。制御部１１は、命令解読器７、ＷＣＳ４、マイ
クロ命令レジスタ４２などを含み、本処理装置内の制御
を行なう。演算部１２は、演算装置１２０１人カレジス
タ１２１および１２２、出力レジスタ１２３から構成さ
れ、入力データの演算を行ない、その演算結果をシステ
ムバス３に出力する。
られる。制御部１１は、命令解読器７、ＷＣＳ４、マイ
クロ命令レジスタ４２などを含み、本処理装置内の制御
を行なう。演算部１２は、演算装置１２０１人カレジス
タ１２１および１２２、出力レジスタ１２３から構成さ
れ、入力データの演算を行ない、その演算結果をシステ
ムバス３に出力する。
第２図に、制御部１１の構成を示す。主処理装置１から
の命令語は、命令デコーダ７にセットされる。命令デコ
ーダ７は、マイクロプログラムの先頭アドレスをＷＣＳ
アドレス発生器４３に与える。ＷＣＳアドレス発生器４
３は、与えられたアドレスから順次ＷＣ８４の内容、す
なわち、マイクロプログラムを読出し、マイクロ命令レ
ジスタ４２にセットする。マイクロ命令レジスタ４２の
出力は、各ビット毎に、付加処理装置内の各ユニットの
制御線として接続されている。
の命令語は、命令デコーダ７にセットされる。命令デコ
ーダ７は、マイクロプログラムの先頭アドレスをＷＣＳ
アドレス発生器４３に与える。ＷＣＳアドレス発生器４
３は、与えられたアドレスから順次ＷＣ８４の内容、す
なわち、マイクロプログラムを読出し、マイクロ命令レ
ジスタ４２にセットする。マイクロ命令レジスタ４２の
出力は、各ビット毎に、付加処理装置内の各ユニットの
制御線として接続されている。
この時、マイクロ命令レジスタ４２の出力の一部がデコ
ーダ５に接続され、その出力がフリツプフロツプ６に接
続されている。フリップフロッグ６の出力は、信号線６
１２を通じ、ゲート１２５に入力している。また、信号
線６４は、ＷＣＳ４の書込み制御信号として入力し、信
号線６４３は、ＷＣ８アドレス発生器のモード切換入力
に接続されている。
ーダ５に接続され、その出力がフリツプフロツプ６に接
続されている。フリップフロッグ６の出力は、信号線６
１２を通じ、ゲート１２５に入力している。また、信号
線６４は、ＷＣＳ４の書込み制御信号として入力し、信
号線６４３は、ＷＣ８アドレス発生器のモード切換入力
に接続されている。
以下、本発明の動作について説明する。第３図は、フリ
ツプフロツプ６の具体的実施例、第４図は、書換え動作
時のタイムチャートを示す。
ツプフロツプ６の具体的実施例、第４図は、書換え動作
時のタイムチャートを示す。
書換え命令が主処理装置から、付加処理装置に送られる
と、命令解読器７は、アドレス発生器４３に対し、書換
え命令のマイクロプログラムのあるアドレスを順次生成
させる。書換え命令のマイクロプログラムは、まず、変
更内容をレジスタ４１にセットし、次に書換えるアドレ
スをレジスタ４３にセットする。この書換えを行なうた
めの準備のステップの後に、書換えモードのフリツプフ
ロツプ６をセットする信号を発生させる。第４図に示す
ように、フリツプフロツプは、クロック６３の一周期の
間だけセットされる。本フリップフロップ６がセットさ
れている間は、制御記憶４に対しては、書込み許可信号
６４、アドレス発生器４３に対しては、レジスタ４４の
内容を出力する制御信号６４３、動作禁止信号発生器１
２５に対しては、演算部のクロックを停止させる制御信
号６１２を送る。これにより、レジスタ４４にセットさ
れたアドレスの制御記憶の内容を、レジスタ４１にセッ
トされた内容に書換えることができる。この時演算部で
は、クロックが停止しており、全ての動作が禁止状態に
ある。
と、命令解読器７は、アドレス発生器４３に対し、書換
え命令のマイクロプログラムのあるアドレスを順次生成
させる。書換え命令のマイクロプログラムは、まず、変
更内容をレジスタ４１にセットし、次に書換えるアドレ
スをレジスタ４３にセットする。この書換えを行なうた
めの準備のステップの後に、書換えモードのフリツプフ
ロツプ６をセットする信号を発生させる。第４図に示す
ように、フリツプフロツプは、クロック６３の一周期の
間だけセットされる。本フリップフロップ６がセットさ
れている間は、制御記憶４に対しては、書込み許可信号
６４、アドレス発生器４３に対しては、レジスタ４４の
内容を出力する制御信号６４３、動作禁止信号発生器１
２５に対しては、演算部のクロックを停止させる制御信
号６１２を送る。これにより、レジスタ４４にセットさ
れたアドレスの制御記憶の内容を、レジスタ４１にセッ
トされた内容に書換えることができる。この時演算部で
は、クロックが停止しており、全ての動作が禁止状態に
ある。
本発明によれば、多項式命令のパラメータをマイクロプ
ログラム中に埋込む際に、ＷＣＳを領域分けすることな
しに、マイクロプログラム内容を簡単に書換えることが
できる。
ログラム中に埋込む際に、ＷＣＳを領域分けすることな
しに、マイクロプログラム内容を簡単に書換えることが
できる。
第１図は本発明の一実施例の全体の構成図、第２図は本
発明の制御部の構成図、第３図はフリップフロップの実
施例図、第４図は動作のタイムチャートである。 １・・・付加処理装置、２・・・主処理装置、４・・・
ＷＣＳ。 ５・・・マイクロプログラムデコーダ、６・・・書換え
制御フリツプフロツプ、７・・・命令デコーダ。
発明の制御部の構成図、第３図はフリップフロップの実
施例図、第４図は動作のタイムチャートである。 １・・・付加処理装置、２・・・主処理装置、４・・・
ＷＣＳ。 ５・・・マイクロプログラムデコーダ、６・・・書換え
制御フリツプフロツプ、７・・・命令デコーダ。
Claims (1)
- 【特許請求の範囲】 １、主処理装置と、この主処理装置から命令とデータを
受けとつて、演算を行ない、その演算結果を再び前記主
処理装置に転送する付加処理装置から構成されるデータ
処理装置において、 前記付加処理装置は、書き換え可能な制御記憶を内蔵し
、 前記付加処理装置の持つ命令群の少くとも一つに前記制
御記憶中のある特定命令のマイクロプログラムの内容を
書換えることのできる書換え命令を設け、 前記書換え命令によりセツトされ、一定時間後リセツト
されるフリツプフロツプと、 このフリツプフロツプがセツトされている時に、前記制
御記憶を書込み可能とする手段と、前記フリツプフロツ
プがセツトされている時に、書込みを行なう前記制御記
憶のアドレスを発生するアドレス発生器と、前記制御記
憶の変更する内容を格納するレジスタと、前記フリツプ
フロツプがセツトされている時に、前記付加処理装置の
書込み以外の動作を禁止する手段とからなることを特徴
とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201714A JPS6180428A (ja) | 1984-09-28 | 1984-09-28 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59201714A JPS6180428A (ja) | 1984-09-28 | 1984-09-28 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180428A true JPS6180428A (ja) | 1986-04-24 |
Family
ID=16445708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59201714A Pending JPS6180428A (ja) | 1984-09-28 | 1984-09-28 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180428A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288967A (ja) * | 2008-05-28 | 2009-12-10 | Fujitsu Ten Ltd | 信号処理装置、表示制御装置、及び、信号処理装置のレジスタ設定方法 |
-
1984
- 1984-09-28 JP JP59201714A patent/JPS6180428A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009288967A (ja) * | 2008-05-28 | 2009-12-10 | Fujitsu Ten Ltd | 信号処理装置、表示制御装置、及び、信号処理装置のレジスタ設定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0926883A (ja) | 集積回路の使用状態投入のための装置 | |
| JPS6180428A (ja) | デ−タ処理装置 | |
| JP2595992B2 (ja) | 電子楽器 | |
| JP2000029508A (ja) | プログラマブルコントローラ | |
| JPS6217847Y2 (ja) | ||
| JPS642177Y2 (ja) | ||
| JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
| JPS6148174B2 (ja) | ||
| JPH0478942A (ja) | メモリアクセス回路 | |
| JPH11259308A (ja) | プログラマブルコントローラ | |
| JP2781973B2 (ja) | メモリー内容更新回路 | |
| JPH0158522B2 (ja) | ||
| JP2581214B2 (ja) | 論理シミュレータ | |
| JPS5938827A (ja) | マイクロプロセツサｉｐｌ方式 | |
| JPS6058493B2 (ja) | 情報処理装置 | |
| JP2553630B2 (ja) | データ処理装置 | |
| JPH0155504B2 (ja) | ||
| JPH0330029A (ja) | 計算機の入出力シミュレーション装置 | |
| JPH05298089A (ja) | レジスタ | |
| JPH05225045A (ja) | シーケンスコントローラ | |
| JPS6341895A (ja) | シ−ケンス制御方法 | |
| JPH01263819A (ja) | 集積回路 | |
| JPS6346858B2 (ja) | ||
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JPS63646A (ja) | メモリアクセス待ち制御回路 |