JPH01161436A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPH01161436A JPH01161436A JP62320354A JP32035487A JPH01161436A JP H01161436 A JPH01161436 A JP H01161436A JP 62320354 A JP62320354 A JP 62320354A JP 32035487 A JP32035487 A JP 32035487A JP H01161436 A JPH01161436 A JP H01161436A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic
- register
- half word
- word length
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ産業上の利用分野〕
本発明は、マイクロプログラム制御型情報処理システム
において、半語長演算命令の結果として演算結果フラグ
を必要とする演算処理装置に関する。
において、半語長演算命令の結果として演算結果フラグ
を必要とする演算処理装置に関する。
従来、この種の半語演算の結果、フラグとしてキャリの
有無を知りたい場合は、マイクロプログラムにて入力さ
れるオペランドの上位側の半語を演算結果の上位側の半
語を構成する全てのビットが′１′になるようにセット
することにより実現していた。
有無を知りたい場合は、マイクロプログラムにて入力さ
れるオペランドの上位側の半語を演算結果の上位側の半
語を構成する全てのビットが′１′になるようにセット
することにより実現していた。
上述した従来の方法では、半語演算の結果としてキャリ
ーの有無を知りたいときマイクロプログラムにて上位側
の半語にデータをセットするので、マイクロプロクラム
に対する負担が増し、処理速度が遅くなるという欠点が
ある。
ーの有無を知りたいときマイクロプログラムにて上位側
の半語にデータをセットするので、マイクロプロクラム
に対する負担が増し、処理速度が遅くなるという欠点が
ある。
本発明の装置は、第１オペランドを保持する第１の保持
手段と、 第２オペランドを保持する第２の保持手段と、処理モー
ドに応じてこれら保持手段から、これら保持手段と同一
語長またはそれ以下の語長のオペランドを入力して加減
算を行う演算手段と、この演算手段からの演算幅に対応
して出力される複数の演算結果フラグのうちの１つを、
前記処理モードに応じて選択する選択手段と、この選択
手段の選択出力を格納する演算結果用格納手段とを含む
。
手段と、 第２オペランドを保持する第２の保持手段と、処理モー
ドに応じてこれら保持手段から、これら保持手段と同一
語長またはそれ以下の語長のオペランドを入力して加減
算を行う演算手段と、この演算手段からの演算幅に対応
して出力される複数の演算結果フラグのうちの１つを、
前記処理モードに応じて選択する選択手段と、この選択
手段の選択出力を格納する演算結果用格納手段とを含む
。
次に本発明について図面を参照して説明する。
第１図を参照すると、本発明の一実施例は語長および半
語長の演算を行う演算器１０１、入力されたオペランド
を保持するレジスタ１０２および１０３、演算器１０１
の出力データが入力されるレジスタ１０４、演算結果の
状態を保持するレジスタ１０５演算器１０１からの出力
信号１０６および１０７のどちらか一方を制御信号１０
９により選択するセレクタ１０８から構成されている。
語長の演算を行う演算器１０１、入力されたオペランド
を保持するレジスタ１０２および１０３、演算器１０１
の出力データが入力されるレジスタ１０４、演算結果の
状態を保持するレジスタ１０５演算器１０１からの出力
信号１０６および１０７のどちらか一方を制御信号１０
９により選択するセレクタ１０８から構成されている。
次に本発明の一実施例の動作を詳細に説明する。
半語長演算命令が命令制御装置（図示せず）により解読
され、第１および第２オペランドがレジスタ１０２およ
びレジスタ１０３の下位側の半語位置にセットされる。
され、第１および第２オペランドがレジスタ１０２およ
びレジスタ１０３の下位側の半語位置にセットされる。
次にレジスタ１０２およびレジスタ１０３の内容が演算
器１０１に入力され、演算器１０１で演算された演算結
果がレジスタ１０５にセットされる。
器１０１に入力され、演算器１０１で演算された演算結
果がレジスタ１０５にセットされる。
演算器１０１で演算された結果、半語長の最上位ビット
からキャリーが生じた時、演算器１０１は出力信号１０
７を出力する。
からキャリーが生じた時、演算器１０１は出力信号１０
７を出力する。
また、語長の最上位ビットからキャリーが生じた時は、
出力信号１０６を出力する。こうして出力された出力信
号１０６と出力信号１０７とは、セレクタ１０８に入力
される。処理モードが半語演算処理の時は、制御信号１
０９によりセレクタ１０８は出力信号１０７を選択して
、レジスタ１０５に出力する。
出力信号１０６を出力する。こうして出力された出力信
号１０６と出力信号１０７とは、セレクタ１０８に入力
される。処理モードが半語演算処理の時は、制御信号１
０９によりセレクタ１０８は出力信号１０７を選択して
、レジスタ１０５に出力する。
以上説明したように本発明は、半語演算を行なった結果
としてキャリーの有無を必要とする場合に、半語演算に
よるキャリーを直接演算結果の状態を保持するレジスタ
にセットする回路を設けることにより、マイクロプログ
ラムの負担が軽くなり処理速度が速くなるという効果が
ある。
としてキャリーの有無を必要とする場合に、半語演算に
よるキャリーを直接演算結果の状態を保持するレジスタ
にセットする回路を設けることにより、マイクロプログ
ラムの負担が軽くなり処理速度が速くなるという効果が
ある。
第１図は本発明の一実施例の構成を示す図である。
第１図において、１０１・・・・・・演算器、１０２・
・・・・・レジスタ、１０３・・・・・・レジスタ、１
０４・・・・・・レジスタ、１０５・・・・・・レジス
タ、１０６・・・・・・演算器からの出力信号、１０７
・・・・・・演算器からの出力信号、ｌＯ８・・・・・
・セレクタ、１０９・・・・・・セレクタの制御信号。 代理人 弁理士 内 原 音
・・・・・レジスタ、１０３・・・・・・レジスタ、１
０４・・・・・・レジスタ、１０５・・・・・・レジス
タ、１０６・・・・・・演算器からの出力信号、１０７
・・・・・・演算器からの出力信号、ｌＯ８・・・・・
・セレクタ、１０９・・・・・・セレクタの制御信号。 代理人 弁理士 内 原 音
Claims (1)
- 【特許請求の範囲】 第１オペランドを保持する第１の保持手段と、第２オペ
ランドを保持する第２の保持手段と、処理モードに応じ
てこれら保持手段から、これら保持手段と同一語長また
はそれ以下の語長のオペランドを入力して加減算を行う
演算手段と、この演算手段からの演算幅に対応して出力
される複数の演算結果フラグのうちの１つを、前記処理
モードに応じて選択する選択手段と、 この選択手段の選択出力を格納する演算結果用格納手段
とを含むことを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320354A JPH01161436A (ja) | 1987-12-17 | 1987-12-17 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62320354A JPH01161436A (ja) | 1987-12-17 | 1987-12-17 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161436A true JPH01161436A (ja) | 1989-06-26 |
Family
ID=18120540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62320354A Pending JPH01161436A (ja) | 1987-12-17 | 1987-12-17 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161436A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239327A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | オ−バフロ−検出方式 |
-
1987
- 1987-12-17 JP JP62320354A patent/JPH01161436A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61239327A (ja) * | 1985-04-16 | 1986-10-24 | Nec Corp | オ−バフロ−検出方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910010301A (ko) | 명령 지정방법 및 실행장치 | |
| US4893267A (en) | Method and apparatus for a data processor to support multi-mode, multi-precision integer arithmetic | |
| US5077659A (en) | Data processor employing the same microprograms for data having different bit lengths | |
| JP4402654B2 (ja) | Ｓｉｍｄデータ処理システムにおける結果区分化 | |
| JPH034936B2 (ja) | ||
| JP2553200B2 (ja) | 情報処理装置 | |
| JPH01230125A (ja) | レジスタの部分的更新機能を持つデータ処理装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS6230455B2 (ja) | ||
| KR100343459B1 (ko) | 자바 프로세서 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0991118A (ja) | 浮動小数点演算装置 | |
| JPS62293432A (ja) | 情報処理装置 | |
| JP2667810B2 (ja) | ベクトル処理装置 | |
| JPS6244657B2 (ja) | ||
| JPS6113345A (ja) | タグ付デ−タ処理装置 | |
| JPS59223846A (ja) | 演算処理装置 | |
| JPS5835660A (ja) | マイクロプロセツサ | |
| JPS5972541A (ja) | デ−タ処理装置 | |
| JPH04124724A (ja) | １０進演算回路 | |
| JPS61177536A (ja) | 演算装置 | |
| JPH0266625A (ja) | データ処理装置 | |
| JPH0795262B2 (ja) | 演算処理装置 | |
| JPH0738157B2 (ja) | レジスタ選択方式 |