JPH0738157B2 - レジスタ選択方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレジスタ選択方式に関し、特にマイクロプログ
ラム制御の情報処理装置におけるレジスタ選択方式に関
する。

〔従来の技術〕

従来、マイクロプログラム制御の情報処理装置における
レジスタ選択方式では、マイクロプログラム中で参照す
るレジスタの指定はマイクロプログラム自身がマイクロ
オペランドアドレスをオペランドポインタに格納し、ま
たはデコード部で実行するソフトウェア命令の解読を行
い得られたマイクロオペランドアドレスをソフトウェア
命令の実行開始に先立ってオペランドポインタに格納
し、このオペランドポインタのマイクロオペランドアド
レスをマイクロオペランドバスを介してマイクロオペラ
ンドデコーダに転送することによって行われていた。

〔発明が解決しようとする問題点〕

上述した従来のマイクロプログラム制御の情報処理装置
におけるレジスタ選択方式では、オペランドポインタ中
の１つのマイクロオペランドアドレスに対して参照でき
るレジスタは１つに限られていたので、例えば多倍長演
算命令のように１オペランドとして複数のレジスタを参
照する場合にはマイクロプログラムにより逐次オペラン
ドポインタの値を書き換えなければならず、制御記憶の
容量を増加させるとともにソフトウェア命令の実行時間
を増大させる欠点がある。

本発明の目的は、上述の点に鑑み、オペランドポインタ
中の１つのマイクロオペランドアドレスに対して複数の
レジスタを参照することができるレジスタ選択方式を提
供することにある。

〔問題点を解決するための手段〕

本発明のレジスタ選択方式は、マイクロプログラムを格
納する制御記憶と、デコード部でソフトウェア命令を解
読して得られたマイクロオペランドアドレスを前記ソフ
トウェア命令の実行開始時に格納するかまたは前記マイ
クロプログラムの制御によりデータバスの内容を格納す
るオペランドポインタと、前記マイクロオペランドアド
レスをマイクロオペランドデコーダに転送するマイクロ
オペランドバスとを備え、前記マイクロオペランドアド
レスを前記マイクロオペランドデコーダが解読すること
により参照すべきレジスタをアクセスするレジスタ選択
方式において、前記マイクロプログラムをその実行前毎
に保持するマイクロプログラムラッチと、前記マイクロ
オペランドアドレスの一部をベースアドレスとしてソフ
トウェア命令の実行開始に先立って格納するベースレジ
スタと、前記データバスから前記ベースレジスタへのデ
ータ転送ならびに前記マイクロプログラムラッチおよび
前記ベースレジスタから前記マイクロオペランドバスへ
の同時データ転送を制御するマイクロプログラム制御手
段とを有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

図は本発明の一実施例を示す構成図である。本実施例の
レジスタ選択方式は、マイクロオペランドアドレスのベ
ースアドレスを保持するベースレジスタ１と、制御記憶
（図示せず）からのマイクロプログラムを保持するマイ
クロプログラムラッチ２と、マイクロオペランドアドレ
スを保持するオペランドポインタ３と、マイクロプログ
ラムによって制御されるデータバス11と、ソースオペラ
ンドに対するマイクロオペランドアドレスをマイクロオ
ペランドデコーダ（図示せず）に転送するマイクロオペ
ランドソースバス18と、デストネーションオペランドに
対するマイクロオペランドアドレスをマイクロオペラン
ドデコーダに転送するマイクロオペランドデストネーシ
ョンバス19とから、その主要部が構成されている。

オペランドポインタ３は、７ビット構成をとっており、
入力がデータバス11に接続されているとともに、信号線
12を介してデコード部（図示せず）に接続されている。
オペランドポインタ３の出力は、マイクロオペランドソ
ースバス18およびマイクロオペランドデストネーション
バス19に接続されている。

マイクロプログラムラッチ２は、ソースオペランド指定
用およびデストネーションオペランド指定用の各２ビッ
トずつ用意され、、４ビットの構成をとっている。マイ
クロプログラムラッチ２の入力は信号線13を介して制御
記憶に接続され、出力は信号線15ならびに出力信号線16
および17を介してマイクロオペランドソースバス18およ
びマイクロオペランドデストネーションバス19に接続さ
れている。

ベースレジスタ１は、５ビット長で構成されており、入
力が信号線12を介してデコード部に接続されているとと
もに、データバス11に接続されている。ベースレジスタ
１の出力は、信号線14ならびに出力信号線16および17を
介してマイクロオペランドソースバス18およびマイクロ
オペランドデストネーションバス19に接続されている。

なお、５ビットの信号線14と４ビットの信号線15の各２
ビットとが一緒になって各７ビットの出力信号線16およ
び17となっている。

また、符号20〜23はベースレジスタ１、マイクロプログ
ラムラッチ２およびオペランドポインタ３に対する書込
み許可信号、24〜27はベースレジスタ１、マイクロプロ
グラムラッチ２およびオペランドポインタ３に対する出
力許可信号をそれぞれ示す。

次に、このように構成された本実施例のレジスタ選択方
式の動作について説明する。

まず、デコード部からソフトウェア命令のマイクロオペ
ランドアドレスを与えられる場合について説明する。

デコード部から与えられるマイクロオペランドアドレス
は、信号線12を介してベースレジスタ１およびオペラン
ドポインタ３に転送される。書込み許可信号（INSTBG
N）21は、前ソフトウェア命令の実行終了時に出力さ
れ、現ソフトウェア命令の実行開始時にはベースレジス
タ１およびオペランドポインタ３の値は確定している。

いま仮に、マイクロオペランドアドレスとして汎用レジ
スタ（GR）７を指す値である0000111B（Ｂは２進数であ
ることを示す。以下同様）がデコード部で指定されたと
すると、オペランドポインタ３には0000111Bが格納され
ており、ベースレジスタ１には00001Bが格納されてい
る。

現ソフトウェア命令が多倍長演算命令で１オペランドと
して４つのレジスタの参照が必要であるときには、マイ
クロプログラムではベースレジスタ１を用いたオペラン
ド指定を行う。ベースレジスタ１へのデータ転送は、デ
ータバス11を介してマイクロプログラム制御手段によっ
て書込み許可信号（BRWR）20を働かせて行う。ベースレ
ジスタ１への書込みは、ソフトウェア命令の実行開始時
やリードルーチン中で行うことができる。

ベースレジスタ１には、ベースアドレスとして00001Bが
保持されているので、GR4〜GR7が参照可能である。これ
らGRのうちのいずれのレジスタを参照するかは、マイク
ロプログラムラッチ２に保持されている値によって定ま
る。

マイクロプログラム中でGR5の参照が指定されていたと
すれば、マイクロプログラムラッチ２のソースオペラン
ド側には01Bが保持され、マイクロプログラム制御手段
は出力許可信号（BR−Ｓ−SEL）25を働かせてマイクロ
オペランドソースバス18に0000101Bを出力する。このマ
イクロオペランドソースバス18上のマイクロオペランド
アドレスをマイクロオペランドデコーダがデコードして
GR5に対する参照を行うことができる。

続いて、マイクロプログラム中でGR6の参照が指定され
ていたとすれば、マイクロプログラムラッチ２のソース
オペランド側には10Bが保持され、マイクロオペランド
ソースバス18には0000110Bが出力される。したがべて、
GR6の参照が行われる。

以下同様にして、オペランドポインタ３を書き換えるこ
となく、ベースレジスタ１に格納されたベースアドレス
を用いることにより多倍長演算命令におけるオペランド
参照を順次行うことができる。

ソフトウェア命令が通常の命令で１オペランドについて
１レジスタの参照を行うときには、マイクロプログラム
ではオペランドポインタ３を用いたオペランド指定を行
う。オペランドポインタ３には0000111Bが保持されてい
るので、GR7の参照が可能である。マイクロプログラム
制御手段は、信号線（PR−Ｓ−SEL）24が働かせてGR7に
対する参照を行うことができる。

なお、上記動作の説明では、ソースオペランドとしてレ
ジスタを参照する場合について述べたが、デストネーシ
ョンオペランドとしてレジスタを参照する場合には、出
力許可信号25および24の代わりに、出力許可信号線（BR
−Ｄ−SEL）27および出力許可信号線（PR−Ｄ−SEL）26
を働かせるようにすればよい。

また、オペランドポインタ３およびベースレジスタ１は
データバス11にも接続されているので、マイクロプログ
ラム制御手段により信号線（BRWR）20や信号線（PRWR）
23を働かせてオペランドポインタ３およびベースレジス
タ１の内容を書き換えることができ、このようにするこ
とによってマイクロプログラムの実行中においてもオペ
ランドポインタ中の１つのマイクロオペランドアドレス
について複数のレジスタを参照することができる。

〔発明の効果〕

以上説明したように本発明は、実行するマイクロプログ
ラムを保持するマイクロプログラムラッチとソフトウェ
ア命令の実行開始に先立ってマイクロオペランドアドレ
スのベースアドレスを保持するベースレジスタとを設け
ることにより、レジスタの参照を行うときにマイクロプ
ログラムラッチとベースレジスタとの情報をマイクロオ
ペランドアドレスとして用いることによって可変数のレ
ジスタを参照することが可能となり、制御記憶の容量の
減少と命令実行時間の短縮化とを図ることができる効果
がある。

【図面の簡単な説明】

図は本発明のレジスタ選択方式の一実施例を示す構成図
である。 図において、 １…ベースレジスタ、２…マイクロプログラムラッチ、
３…オペランドポインタ、11…データバス、18…マイク
ロオペランドソースバス、19…マイクロオペランドデス
トネーションバスである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】マイクロプログラムを格納する制御記憶
   と、デコード部でソフトウェア命令を解読して得られた
   マイクロオペランドアドレスを前記ソフトウェア命令の
   実行開始時に格納するかまたは前記マイクロプログラム
   の制御によりデータバスの内容を格納するオペランドポ
   インタと、前記マイクロオペランドアドレスをマイクロ
   オペランドデコーダに転送するマイクロオペランドバス
   とを備え、前記マイクロオペランドアドレスを前記マイ
   クロオペランドデコーダが解読することにより参照すべ
   きレジスタをアクセスするレジスタ選択方式において、 前記マイクロプログラムをその実行前毎に保持するマイ
   クロプログラムラッチと、 前記マイクロオペランドアドレスの一部をベースアドレ
   スとしてソフトウェア命令の実行開始に先立って格納す
   るベースレジスタと、 前記データバスから前記ベースレジスタへのデータ転送
   ならびに前記マイクロプログラムラッチおよび前記ベー
   スレジスタから前記マイクロオペランドバスへの同時デ
   ータ転送を制御するマイクロプログラム制御手段と、 を有することを特徴とするレジスタ選択方式。