JPH01161783A - 発光ダイオード点灯回路 - Google Patents
発光ダイオード点灯回路Info
- Publication number
- JPH01161783A JPH01161783A JP62322120A JP32212087A JPH01161783A JP H01161783 A JPH01161783 A JP H01161783A JP 62322120 A JP62322120 A JP 62322120A JP 32212087 A JP32212087 A JP 32212087A JP H01161783 A JPH01161783 A JP H01161783A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting diode
- emitting diodes
- terminals
- digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野〕
この発明は、デジタル時計の数字表示等に使用される発
光ダイオード点灯回路に関するものである。
光ダイオード点灯回路に関するものである。
第３図はカソードコモン型ダイナミック点灯回路として
従来から知られている発光ダイオード点灯回路を示す回
路図である。図において、１ａ〜１Ｃはｐチャネルエン
ハンスメント型金Ｊｆｆｉｆｆ化膜半導体トランジスタ
（以下ｐ−ＭＯ８Ｔと略す。）であり、ソースが高電位
側に各々接続されている。
従来から知られている発光ダイオード点灯回路を示す回
路図である。図において、１ａ〜１Ｃはｐチャネルエン
ハンスメント型金Ｊｆｆｉｆｆ化膜半導体トランジスタ
（以下ｐ−ＭＯ８Ｔと略す。）であり、ソースが高電位
側に各々接続されている。
ｐ−ＭＯ３Ｔ１ａのドレインはセグメント出力端子ＳＲ
１及び抵抗ｒａを介し赤色発光ダイオードＲ５，Ｒ８，
Ｒ１１（７）７／−ドに、ｐ−ＭＯ３Ｔ１ｂのドレイン
はセグメント出力端子ＳＲ２及び抵抗ｒ、を介し赤色発
光ダイオードＲ８，Ｒ９゜Ｒ１２のアノードに、ｐ−Ｍ
Ｏ８Ｔ１ｃのドレインはセグメント出力端子ＳＲ３及び
抵抗ｒ。を介し赤色発光ダイオードＲ７，ＲＩＯ，Ｒ１
３のアノードに各々接続されている。そしてｐ−ＭＯ８
Ｔ１ａ〜１Ｃは各々のゲートに入力されるセグメント信
号５ＥＧ−Ｒ１へＲ３に応じｏＮｌｏＦＦし、セグメン
ト出力端子ＳＲＩ〜ＳＲ３の出力状態を高インピーダン
ス状態あるいは高電位状態にする。２ａ〜２Ｃはｎチャ
ネルエンハンスメント型金属酸化膜半導体］・ランジス
タ（以下ｎ−ＭＯ８Ｔと略す。）であり、ソースが低電
位側に接続されている。ｎ−ＭＯ８Ｔ２ａのドレインは
桁出力端子Ａ１を介し赤色発光ダイオードＲ５〜Ｒ７の
カソードに、ｎ−ＭＯ８Ｔ２ｂのドレインは桁出力端子
Ａ２を介し赤色発光ダイオードＲ８〜Ｒ１０のカソード
に、ｎ−ＭＯ８Ｔ２ｃのドレンイは桁出力端子Ａ３を介
し赤色発光ダイオードＲ１１〜Ｒ１３のカソードに各々
接続されている。そしてｎ−ＭＯ８Ｔ２ａ〜２Ｃは各々
のゲートに入力される桁信号［）ｉｇｉｔ−Ｒ１−Ｒ３
に応じ０Ｎ１０ＦＦＬ、桁出力端子Ａ１〜Ａ３の出力状
態を高インピーダンス状態あるいは低電位状態にする。
１及び抵抗ｒａを介し赤色発光ダイオードＲ５，Ｒ８，
Ｒ１１（７）７／−ドに、ｐ−ＭＯ３Ｔ１ｂのドレイン
はセグメント出力端子ＳＲ２及び抵抗ｒ、を介し赤色発
光ダイオードＲ８，Ｒ９゜Ｒ１２のアノードに、ｐ−Ｍ
Ｏ８Ｔ１ｃのドレインはセグメント出力端子ＳＲ３及び
抵抗ｒ。を介し赤色発光ダイオードＲ７，ＲＩＯ，Ｒ１
３のアノードに各々接続されている。そしてｐ−ＭＯ８
Ｔ１ａ〜１Ｃは各々のゲートに入力されるセグメント信
号５ＥＧ−Ｒ１へＲ３に応じｏＮｌｏＦＦし、セグメン
ト出力端子ＳＲＩ〜ＳＲ３の出力状態を高インピーダン
ス状態あるいは高電位状態にする。２ａ〜２Ｃはｎチャ
ネルエンハンスメント型金属酸化膜半導体］・ランジス
タ（以下ｎ−ＭＯ８Ｔと略す。）であり、ソースが低電
位側に接続されている。ｎ−ＭＯ８Ｔ２ａのドレインは
桁出力端子Ａ１を介し赤色発光ダイオードＲ５〜Ｒ７の
カソードに、ｎ−ＭＯ８Ｔ２ｂのドレインは桁出力端子
Ａ２を介し赤色発光ダイオードＲ８〜Ｒ１０のカソード
に、ｎ−ＭＯ８Ｔ２ｃのドレンイは桁出力端子Ａ３を介
し赤色発光ダイオードＲ１１〜Ｒ１３のカソードに各々
接続されている。そしてｎ−ＭＯ８Ｔ２ａ〜２Ｃは各々
のゲートに入力される桁信号［）ｉｇｉｔ−Ｒ１−Ｒ３
に応じ０Ｎ１０ＦＦＬ、桁出力端子Ａ１〜Ａ３の出力状
態を高インピーダンス状態あるいは低電位状態にする。
そして、セグメント出力端子ＳＲ１〜ＳＲ３の出力状態
と桁出力端子Ａ１〜Ａ３の・組合せにより赤色発光ダイ
オードＲ５〜Ｒ１３を点滅させる。
と桁出力端子Ａ１〜Ａ３の・組合せにより赤色発光ダイ
オードＲ５〜Ｒ１３を点滅させる。
第４図は第３図と類似の構成の従来の発光ダイオード点
灯回路を示す回路図であり、この従来例では第３図の従
来回路でのｐ−ＭＯ８Ｔとｎ−ＭＯ８Ｔ、高電位側と低
電位側とを入れ換え、それに伴い発光ダイオードの接続
も逆にしている。また赤色発光ダイオードＲ５〜Ｒ１３
に代えて緑色発光ダイオード０５〜Ｇ１３としている。
灯回路を示す回路図であり、この従来例では第３図の従
来回路でのｐ−ＭＯ８Ｔとｎ−ＭＯ８Ｔ、高電位側と低
電位側とを入れ換え、それに伴い発光ダイオードの接続
も逆にしている。また赤色発光ダイオードＲ５〜Ｒ１３
に代えて緑色発光ダイオード０５〜Ｇ１３としている。
次に動作について説明する。まず第３図について説明す
る。今、セグメント信号５ＥＧ−Ｒ１が“０■”とする
とｐ−ＭＯ８Ｔ１ ａは導通しセグメント出力端子ＳＲ
１は高電位となる。従って桁信号［）ｉｇｉｔ−Ｒ１が
“５Ｖ″ならば、ｎ−ＭＯ８Ｔ２ａが導通し桁出力端子
Ａ１は低電位となり赤色発光ダイオードＲ５に電流が流
れＲ５は点灯する。また、桁信号Ｑｉｇｉｔ−Ｒ２が“
５Ｖ″ならば桁出力端子Ａ２が低電位となり赤色発光ダ
イオードＲ８が点灯し、桁信号Ｑｉｇｉｔ−Ｒ３が“５
ｖ”ならば桁出力端子Ａ３が低電位となり赤色発光ダイ
オードＲ１１が点灯する。
る。今、セグメント信号５ＥＧ−Ｒ１が“０■”とする
とｐ−ＭＯ８Ｔ１ ａは導通しセグメント出力端子ＳＲ
１は高電位となる。従って桁信号［）ｉｇｉｔ−Ｒ１が
“５Ｖ″ならば、ｎ−ＭＯ８Ｔ２ａが導通し桁出力端子
Ａ１は低電位となり赤色発光ダイオードＲ５に電流が流
れＲ５は点灯する。また、桁信号Ｑｉｇｉｔ−Ｒ２が“
５Ｖ″ならば桁出力端子Ａ２が低電位となり赤色発光ダ
イオードＲ８が点灯し、桁信号Ｑｉｇｉｔ−Ｒ３が“５
ｖ”ならば桁出力端子Ａ３が低電位となり赤色発光ダイ
オードＲ１１が点灯する。
セグメント信号５ＥＧ−Ｒ２が“０■″の場合も同様に
、桁信号Ｑｉｇｉｔ−Ｒ１が“５ｖ″なら赤色発光ダイ
オードＲ６が、桁信号［）ｉｇｉｔ・Ｒ２が゛”５Ｖ”
なら赤色発光ダイオードＲ９が、桁信号Ｑｉｇｉｔ−Ｒ
３が’ ５ Ｖ ”なら赤色発光ダイオードＲ１２が各
々点灯する。セグメント信号５ＥＧ−Ｒ３が“ＯＶ”の
場合も同様に、桁信号Ｄｉａｉｔ−Ｒ１が“５Ｖ”なら
赤色発光ダイオードＲ７が、桁信号［］１ｇ１ｔ−Ｒ２
が”５Ｖ”なら赤色発光ダイオードＲ１０が、桁信号Ｄ
ＩＱｉｔ−Ｒ３が°’ ５ Ｖ ”なら赤色発光ダイオ
ードＲ１３が各々点灯する。
、桁信号Ｑｉｇｉｔ−Ｒ１が“５ｖ″なら赤色発光ダイ
オードＲ６が、桁信号［）ｉｇｉｔ・Ｒ２が゛”５Ｖ”
なら赤色発光ダイオードＲ９が、桁信号Ｑｉｇｉｔ−Ｒ
３が’ ５ Ｖ ”なら赤色発光ダイオードＲ１２が各
々点灯する。セグメント信号５ＥＧ−Ｒ３が“ＯＶ”の
場合も同様に、桁信号Ｄｉａｉｔ−Ｒ１が“５Ｖ”なら
赤色発光ダイオードＲ７が、桁信号［］１ｇ１ｔ−Ｒ２
が”５Ｖ”なら赤色発光ダイオードＲ１０が、桁信号Ｄ
ＩＱｉｔ−Ｒ３が°’ ５ Ｖ ”なら赤色発光ダイオ
ードＲ１３が各々点灯する。
なお、セグメント信号５ＥＧ−Ｒ１−Ｒ３が“５Ｖ”ｒ
ｐ−ＭＯ８Ｔ、１ ａ 〜１ ｃがＯＦＦすれば、セグ
メント出力端子ＳＲ１〜ＳＲ３は高インピーダンス状態
になり、桁出力端子Ａ１〜Ａ３の出力状態にかかわらず
赤色発光ダイオードＲ５〜Ｒ１３は点灯しない。逆に、
桁信号Ｑｉｇｉｔ・Ｒ１−Ｒ３が’ ｏ ｖ ”でｎ−
ＭＯ８Ｔ２ａ 〜２ｃがＯＦＦすれば桁出力端子Ａ１〜
Ａ３は高インピーダンス状態になり、セグメント出力端
子ＳＲＩ〜ＳＲ３の出力状態にかかわらず赤色発光ダイ
オードＲ５〜Ｒ１３は点灯しない。つまり、セグメント
出力端子ＳＲ１〜ＳＲ３と桁出力端子Ａ１〜Ａ３の出力
状態の組合せにおいて、前者が高電位で後者が低電位の
場合のみ赤色発光ダイオードＲ５〜Ｒ１３のうちどれか
が点灯することになる。
ｐ−ＭＯ８Ｔ、１ ａ 〜１ ｃがＯＦＦすれば、セグ
メント出力端子ＳＲ１〜ＳＲ３は高インピーダンス状態
になり、桁出力端子Ａ１〜Ａ３の出力状態にかかわらず
赤色発光ダイオードＲ５〜Ｒ１３は点灯しない。逆に、
桁信号Ｑｉｇｉｔ・Ｒ１−Ｒ３が’ ｏ ｖ ”でｎ−
ＭＯ８Ｔ２ａ 〜２ｃがＯＦＦすれば桁出力端子Ａ１〜
Ａ３は高インピーダンス状態になり、セグメント出力端
子ＳＲＩ〜ＳＲ３の出力状態にかかわらず赤色発光ダイ
オードＲ５〜Ｒ１３は点灯しない。つまり、セグメント
出力端子ＳＲ１〜ＳＲ３と桁出力端子Ａ１〜Ａ３の出力
状態の組合せにおいて、前者が高電位で後者が低電位の
場合のみ赤色発光ダイオードＲ５〜Ｒ１３のうちどれか
が点灯することになる。
ここでセグメント出力端子数をＮ個、桁出力端子数をＭ
個とすると（ＮＸＭ）個の発光ダイオードが制御できる
ことになる。第５図は上記の動作の一例を示したタイミ
ング図である。
個とすると（ＮＸＭ）個の発光ダイオードが制御できる
ことになる。第５図は上記の動作の一例を示したタイミ
ング図である。
第４図に示した回路においては、セグメント出力端子Ｓ
Ｇ１〜ＳＧ３と桁出力端子８１〜８３の出力状態の組合
せにおいて、前者が低電位（すなわちセグメント信＠５
ＥＧ−Ｇｌ〜Ｇ３が’ ５ Ｖ ”のとき）で後者が高
電位（すなわち桁信号Ｄｉｑｉ ｔ−Ｇ １〜Ｇ ３
カ” ＯＶ ” （７） Ｊニー キ） （７） ｊｉ
合（７） ミ緑色発光ダイオード０５〜Ｇ１３のうち
どれかが点灯する。この場合も、セグメント出力端子数
をＮ個、桁出力端子数をＭ個とすると（ＮＸＭ）個の発
光ダイオードが制御できる。
Ｇ１〜ＳＧ３と桁出力端子８１〜８３の出力状態の組合
せにおいて、前者が低電位（すなわちセグメント信＠５
ＥＧ−Ｇｌ〜Ｇ３が’ ５ Ｖ ”のとき）で後者が高
電位（すなわち桁信号Ｄｉｑｉ ｔ−Ｇ １〜Ｇ ３
カ” ＯＶ ” （７） Ｊニー キ） （７） ｊｉ
合（７） ミ緑色発光ダイオード０５〜Ｇ１３のうち
どれかが点灯する。この場合も、セグメント出力端子数
をＮ個、桁出力端子数をＭ個とすると（ＮＸＭ）個の発
光ダイオードが制御できる。
従来の発光ダイオード点灯回路は以上のように構成され
ているので、（２ＸＮＸＭ）個の発光ダイオードを制御
しようとすると、例えば第３図及び第４図に示した回路
では赤色発光ダイオードＲ５〜Ｒ１３を制御する端子（
ＳＲＩ〜ＳＲ３及びＡ１−Ａ３）と、緑色発光ダイオー
ドＧ５〜Ｇ１３を制御する端子（ＳＧ１〜ＳＧ３及びＢ
１〜Ｂ３）が別々であるため、制御端子が２ （Ｎ＋Ｍ
）個となり、制御端子が増加するという問題点があった
。
ているので、（２ＸＮＸＭ）個の発光ダイオードを制御
しようとすると、例えば第３図及び第４図に示した回路
では赤色発光ダイオードＲ５〜Ｒ１３を制御する端子（
ＳＲＩ〜ＳＲ３及びＡ１−Ａ３）と、緑色発光ダイオー
ドＧ５〜Ｇ１３を制御する端子（ＳＧ１〜ＳＧ３及びＢ
１〜Ｂ３）が別々であるため、制御端子が２ （Ｎ＋Ｍ
）個となり、制御端子が増加するという問題点があった
。
この発明は上記のような問題点を解決するためになされ
たもので、端子数を増やすことなく、制御できる発光ダ
イオードの数を増加することができる発光ダイオード点
灯回路を得ることを目的とする。
たもので、端子数を増やすことなく、制御できる発光ダ
イオードの数を増加することができる発光ダイオード点
灯回路を得ることを目的とする。
この発明に係る発光ダイオード点灯回路は、第１の電位
状態、第２の電位状態及り高インピーダンス状態の３つ
の状態をもつ複数の第１の発光ダイオード点滅制御端子
と、前記３つの状態をもつ複数の第２の発光ダイオード
点滅制御端子と、前記複数の第１及び第２の発光ダイオ
ード点滅制御端子の間に接続される発光ダイオード並列
回路体とを備え、該発光ダイオード並列回路体の各々は
複数の発光ダイオードから成りそのうち少なくとも１つ
が他の発光ダイオードと逆極性に並列に接続した構成と
している。
状態、第２の電位状態及り高インピーダンス状態の３つ
の状態をもつ複数の第１の発光ダイオード点滅制御端子
と、前記３つの状態をもつ複数の第２の発光ダイオード
点滅制御端子と、前記複数の第１及び第２の発光ダイオ
ード点滅制御端子の間に接続される発光ダイオード並列
回路体とを備え、該発光ダイオード並列回路体の各々は
複数の発光ダイオードから成りそのうち少なくとも１つ
が他の発光ダイオードと逆極性に並列に接続した構成と
している。
この発明における第１及び第２の発光ダイオード点滅制
御端子は、各々第１の電位状態、第２の電位状態及び高
インピーダンス状態の３つの状態を有し、これらの組合
せにより発光ダイオード並列回路体を構成する発光ダイ
オードを点滅させる。
御端子は、各々第１の電位状態、第２の電位状態及び高
インピーダンス状態の３つの状態を有し、これらの組合
せにより発光ダイオード並列回路体を構成する発光ダイ
オードを点滅させる。
第１図はこの発明の一実施例である発光ダイオード点灯
回路を示す回路図である。図において、ｉ、８（ｉ＝１
〜Ｎ）はｐ−ＭＯ８Ｔであり、ソースが高電位側に接続
され、ゲートに入力されるセグメント信号５ＥＧ−ｉ、
である０Ｖ１５Ｖに応じ０Ｎ１０ＦＦする。’ｎｓはｎ
−ＭＯ８Ｔであり、ソースが低電位側に、ドレインがｐ
−ＭＯ８Ｔｉ、Ｓのドレインに各々接続され、ゲートに
入力されるセグメント信号５ＥＧ−１ｎである０Ｖ１５
Ｖに応じ０ＦＦ１０Ｎする。ｐ−ＭＯ８Ｔｉ、８及びｎ
−ＭＯ８Ｔｉ、３のドレイン共通接続点はセグメント出
力端子３ｉに接続されている。セグメント出力端子Ｓｉ
は、ｐ−ＭＯ８Ｔ ｉ 、３のみがＯＮすると高電位と
なり、’ Ｍ ＯＳ Ｔ ｉ ｎＳのみがＯＮすると
低電位となり、ｐ−ＭＯ８Ｔｉ、Ｓ及びｎ−ＭＯ８Ｔｉ
ｏ８共にＯＦＦすると高インピーダンス状態となる。
回路を示す回路図である。図において、ｉ、８（ｉ＝１
〜Ｎ）はｐ−ＭＯ８Ｔであり、ソースが高電位側に接続
され、ゲートに入力されるセグメント信号５ＥＧ−ｉ、
である０Ｖ１５Ｖに応じ０Ｎ１０ＦＦする。’ｎｓはｎ
−ＭＯ８Ｔであり、ソースが低電位側に、ドレインがｐ
−ＭＯ８Ｔｉ、Ｓのドレインに各々接続され、ゲートに
入力されるセグメント信号５ＥＧ−１ｎである０Ｖ１５
Ｖに応じ０ＦＦ１０Ｎする。ｐ−ＭＯ８Ｔｉ、８及びｎ
−ＭＯ８Ｔｉ、３のドレイン共通接続点はセグメント出
力端子３ｉに接続されている。セグメント出力端子Ｓｉ
は、ｐ−ＭＯ８Ｔ ｉ 、３のみがＯＮすると高電位と
なり、’ Ｍ ＯＳ Ｔ ｉ ｎＳのみがＯＮすると
低電位となり、ｐ−ＭＯ８Ｔｉ、Ｓ及びｎ−ＭＯ８Ｔｉ
ｏ８共にＯＦＦすると高インピーダンス状態となる。
ｊ、ｏ（ｊ＝１〜Ｍ）はｐ−ｖｏｓｒであり、ソースが
高電位側に接続され、ゲートに入力される桁信＠ＧＤｊ
である０Ｖ１５Ｖに応じ０Ｎ１０ＦＦする。ｊｎＤはｎ
−ＭＯ８Ｔであり、ソースが低電位側に、ドレインがｐ
−Ｍ ＯＳ Ｔ ｊ ｐ。のドレインに各々接続され
、ゲートに入力される桁信号ＲＤｊである０Ｖ１５Ｖに
応じ０ＦＦ１０Ｎする。
高電位側に接続され、ゲートに入力される桁信＠ＧＤｊ
である０Ｖ１５Ｖに応じ０Ｎ１０ＦＦする。ｊｎＤはｎ
−ＭＯ８Ｔであり、ソースが低電位側に、ドレインがｐ
−Ｍ ＯＳ Ｔ ｊ ｐ。のドレインに各々接続され
、ゲートに入力される桁信号ＲＤｊである０Ｖ１５Ｖに
応じ０ＦＦ１０Ｎする。
ｐ ＭＯ８ＴＪＰＤ及びｎ−ＭＯ８Ｔｊｏｐのドレイ共
通接続点は桁出力端子Ｄｊに接続されている。
通接続点は桁出力端子Ｄｊに接続されている。
桁出力端子Ｄｊは、Ｉ） ＭＯ８ＴｊｐＯのみがＯＮ
すると高電位となり、ｎ−ＭＯ８Ｔｊｏ、のみがＯＮす
ると低電位となり、ｐ ＭＯ８ＴＪｐＯ及びｎ−ＭＯ８
Ｔｊ 共にＯＦＦすると高インピーダンＤ ス状態となる。
すると高電位となり、ｎ−ＭＯ８Ｔｊｏ、のみがＯＮす
ると低電位となり、ｐ ＭＯ８ＴＪｐＯ及びｎ−ＭＯ８
Ｔｊ 共にＯＦＦすると高インピーダンＤ ス状態となる。
桁出力端子Ｄｊは緑色および赤色の２つの発光ダイオー
ドＧｊｉ及びＲｊｉが逆極性に並列に接続された並列回
路体の一方端に接続され、セグメント出力端子Ｓｉは抵
抗Ｒ１を介し前記並列回路体の他方端に接続されている
。具体的には、桁出力端子Ｄｊは緑色発光ダイオードＧ
ｊｉアノード及び赤色発光ダイオードＲｊｉのカソード
に接続され、セグメント出力端子３ｉは抵抗Ｒｉを介し
緑色発光ダイオードＧｊ１のカソード及び赤色発光ダイ
オードＲｊｉのアノードに接続されている。
ドＧｊｉ及びＲｊｉが逆極性に並列に接続された並列回
路体の一方端に接続され、セグメント出力端子Ｓｉは抵
抗Ｒ１を介し前記並列回路体の他方端に接続されている
。具体的には、桁出力端子Ｄｊは緑色発光ダイオードＧ
ｊｉアノード及び赤色発光ダイオードＲｊｉのカソード
に接続され、セグメント出力端子３ｉは抵抗Ｒｉを介し
緑色発光ダイオードＧｊ１のカソード及び赤色発光ダイ
オードＲｊｉのアノードに接続されている。
そして、桁出力端子Ｄｊが高電位でセグメント出力端子
Ｓｉが低電位の場合緑色発光ダイオードＧｊ１が点灯し
、その逆の場合は、赤色発光ダイオードＲｊｉが点灯す
る。また、セグメント出力端子３ｉが高インピーダンス
状態の場合は桁出力端子Ｄｊの状態にかかわらず発光ダ
イオードＧｊｉ及びＲｊｉは点灯せず、また、桁出力端
子Ｄｊが高インピーダンス状態の場合もセグメント出力
端子Ｓｉの出力状態にかかわらず発光ダイオードＧｊｉ
及びＲｊｌは点灯しない。
Ｓｉが低電位の場合緑色発光ダイオードＧｊ１が点灯し
、その逆の場合は、赤色発光ダイオードＲｊｉが点灯す
る。また、セグメント出力端子３ｉが高インピーダンス
状態の場合は桁出力端子Ｄｊの状態にかかわらず発光ダ
イオードＧｊｉ及びＲｊｉは点灯せず、また、桁出力端
子Ｄｊが高インピーダンス状態の場合もセグメント出力
端子Ｓｉの出力状態にかかわらず発光ダイオードＧｊｉ
及びＲｊｌは点灯しない。
次に動作について説明する。セグメント信号５ＥＧ−１
ｏ及び５ＥＧ−１ｐが”５ＶｎＦ桁［ＧＤｊ及びＲＤＪ
が“ＯＶ”ならばセグメント出力端子Ｓｉは低電位とな
り、桁出力端子Ｄｊは高電位となるため、指定された緑
色発光ダイオードＧｊｉが点灯する。次に、セグメント
５ＥＧ−ｔ、及び５ＥＧ−ｉｎが“ｏｖ”で桁信号ＲＤ
ｊ及びＧＤｊが“５Ｖ°゛ならば、セグメント出力端子
Ｓ１は高電位となり桁出力端子Ｄｊは低電位となるため
指定された赤色発光ダイオードＲｊｉが点灯する。
ｏ及び５ＥＧ−１ｐが”５ＶｎＦ桁［ＧＤｊ及びＲＤＪ
が“ＯＶ”ならばセグメント出力端子Ｓｉは低電位とな
り、桁出力端子Ｄｊは高電位となるため、指定された緑
色発光ダイオードＧｊｉが点灯する。次に、セグメント
５ＥＧ−ｔ、及び５ＥＧ−ｉｎが“ｏｖ”で桁信号ＲＤ
ｊ及びＧＤｊが“５Ｖ°゛ならば、セグメント出力端子
Ｓ１は高電位となり桁出力端子Ｄｊは低電位となるため
指定された赤色発光ダイオードＲｊｉが点灯する。
セグメント信号５ＥＧｉｐが５■”でセグメント５ＥＧ
ｉ、が“０■”の場合、ｐ−Ｍｏ５Ｔ’ ｐｓおよびｎ
Ｍ ＯＳ Ｔ ＋ ｎＳ共にＯＦＦするので、セグメン
ト出力端子Ｓｉは高インピーダンス状態となり、桁出力
端子Ｄｊの状態にかかわらず発光ダイオードＧｊｉ及び
Ｒｊｌは点灯しない。また桁信号ＧＤｊが“’５Ｖ”で
桁信号ＲＤｊがＯｖ”の場合、ｐ ＭＯ８ＴＪｐ□及び
ｎ−ＭＯ８Ｔｊｏ□共にＯＦＦするので、桁出力端子Ｄ
ｊは高インピーダンス状態となり、セグメント出力端子
Ｓｉの状態にかかわらず発光ダイオードＧｊｉ及びＲｊ
ｉは点灯しない。ここでセグメント出力端子数をＮ個、
桁出力端子数をＭ個とすると（２ｘＮｘＭ）個の発光ダ
イオードが制御できることになる。
ｉ、が“０■”の場合、ｐ−Ｍｏ５Ｔ’ ｐｓおよびｎ
Ｍ ＯＳ Ｔ ＋ ｎＳ共にＯＦＦするので、セグメン
ト出力端子Ｓｉは高インピーダンス状態となり、桁出力
端子Ｄｊの状態にかかわらず発光ダイオードＧｊｉ及び
Ｒｊｌは点灯しない。また桁信号ＧＤｊが“’５Ｖ”で
桁信号ＲＤｊがＯｖ”の場合、ｐ ＭＯ８ＴＪｐ□及び
ｎ−ＭＯ８Ｔｊｏ□共にＯＦＦするので、桁出力端子Ｄ
ｊは高インピーダンス状態となり、セグメント出力端子
Ｓｉの状態にかかわらず発光ダイオードＧｊｉ及びＲｊ
ｉは点灯しない。ここでセグメント出力端子数をＮ個、
桁出力端子数をＭ個とすると（２ｘＮｘＭ）個の発光ダ
イオードが制御できることになる。
第２図は上記動作の一例を示すタイミング図である。
なお、上記実施例ではＣＭＯＳトランジスタを用いて回
路を構成したが、バイポーラトランジスタを用いても上
記実施例と同様の効果が得られる。
路を構成したが、バイポーラトランジスタを用いても上
記実施例と同様の効果が得られる。
また、上記実施例では２個の発光ダイオードを逆極性に
接続し並列回路体を構成したが、３個以上の発光ダイオ
ードを用いそのうち少なくとも１個の発光ダイオードを
逆極性に接続することにより並列回路体を構成してもよ
い。
接続し並列回路体を構成したが、３個以上の発光ダイオ
ードを用いそのうち少なくとも１個の発光ダイオードを
逆極性に接続することにより並列回路体を構成してもよ
い。
以上のようにこの発明によれば、第１の電位状態、第２
の電位状態及び高インピーダンス状態という３つ状態を
有する第１の発光ダイオード点滅制御端子及び第２の発
光ダイオード点滅制御端子を設け、これらの端子間に複
数の発光ダイオードが並列に接続されそのうち少なくと
も１つが他の発光ダイオードと逆極性に接続されている
発光ダイオード並列回路体を接続しているので、従来と
同様の端子数で制御できる発光ダイオードの数を増加で
きるという効果がある。
の電位状態及び高インピーダンス状態という３つ状態を
有する第１の発光ダイオード点滅制御端子及び第２の発
光ダイオード点滅制御端子を設け、これらの端子間に複
数の発光ダイオードが並列に接続されそのうち少なくと
も１つが他の発光ダイオードと逆極性に接続されている
発光ダイオード並列回路体を接続しているので、従来と
同様の端子数で制御できる発光ダイオードの数を増加で
きるという効果がある。
第１図はこの発明の一実施例である発光ダイオード点灯
回路を示す回路図、第２図は第１図の回路における動作
のタイミング図、第３図は従来の発光ダイオード点灯回
路を示す回路図、第４図は従来の他の発光ダイオード点
灯回路を示す回路図、第５図は第３図の回路における動
作のタイミング図である。 図において、Ｄ１〜ＤＭは桁信号出力端子、８１〜ＳＮ
はセグメント出力端子、０１１〜ＧＭＮ及びＲ１１〜Ｒ
ＭＮは発光ダイオードである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第２図 第３図 第４図 第５図 手続補正書（自発） 昭和 年 月 日
回路を示す回路図、第２図は第１図の回路における動作
のタイミング図、第３図は従来の発光ダイオード点灯回
路を示す回路図、第４図は従来の他の発光ダイオード点
灯回路を示す回路図、第５図は第３図の回路における動
作のタイミング図である。 図において、Ｄ１〜ＤＭは桁信号出力端子、８１〜ＳＮ
はセグメント出力端子、０１１〜ＧＭＮ及びＲ１１〜Ｒ
ＭＮは発光ダイオードである。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第２図 第３図 第４図 第５図 手続補正書（自発） 昭和 年 月 日
Claims (1)
- （１）第１の電位状態、第２の電位状態及び高インピー
ダンス状態の３つの状態をもつ複数の第１の発光ダイオ
ード点滅制御端子と、 前記３つの状態をもつ複数の第２の発光ダイオード点滅
制御端子と、 前記複数の第１及び第２の発光ダイオード点滅制御端子
の間に接続される発光ダイオード並列回路体とを備え、
該発光ダイオード並列回路体の各々は複数の発光ダイオ
ードから成りそのうち少なくとも１つが他の発光ダイオ
ードと逆極性に並列に接続されている発光ダイオード点
灯回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32212087A JPH084154B2 (ja) | 1987-12-17 | 1987-12-17 | 発光ダイオード点灯回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32212087A JPH084154B2 (ja) | 1987-12-17 | 1987-12-17 | 発光ダイオード点灯回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01161783A true JPH01161783A (ja) | 1989-06-26 |
| JPH084154B2 JPH084154B2 (ja) | 1996-01-17 |
Family
ID=18140148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32212087A Expired - Fee Related JPH084154B2 (ja) | 1987-12-17 | 1987-12-17 | 発光ダイオード点灯回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH084154B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491349A (en) * | 1991-06-13 | 1996-02-13 | Kabushiki Kaisha Toshiba | Multi-color light emitting device |
| US6776717B2 (en) | 1997-08-24 | 2004-08-17 | Sony Computer Entertainment, Inc. | Game apparatus, game machine manipulation device, game system and interactive communication method for game apparatus |
| US7292209B2 (en) | 2000-08-07 | 2007-11-06 | Rastar Corporation | System and method of driving an array of optical elements |
| JP2016091703A (ja) * | 2014-10-31 | 2016-05-23 | 京セラドキュメントソリューションズ株式会社 | 点灯制御回路 |
-
1987
- 1987-12-17 JP JP32212087A patent/JPH084154B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5491349A (en) * | 1991-06-13 | 1996-02-13 | Kabushiki Kaisha Toshiba | Multi-color light emitting device |
| US6776717B2 (en) | 1997-08-24 | 2004-08-17 | Sony Computer Entertainment, Inc. | Game apparatus, game machine manipulation device, game system and interactive communication method for game apparatus |
| US7292209B2 (en) | 2000-08-07 | 2007-11-06 | Rastar Corporation | System and method of driving an array of optical elements |
| JP2016091703A (ja) * | 2014-10-31 | 2016-05-23 | 京セラドキュメントソリューションズ株式会社 | 点灯制御回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH084154B2 (ja) | 1996-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60114029A (ja) | 差動論理回路 | |
| US4091293A (en) | Majority decision logic circuit | |
| US6762625B1 (en) | Programmable differential current mode line driver with multiple classes of circuit operation | |
| JPH01161783A (ja) | 発光ダイオード点灯回路 | |
| JPH05206862A (ja) | 調整可能な受動的構成要素を有する集積回路 | |
| JPS63156427A (ja) | デコ−ド回路 | |
| US4053794A (en) | Semiconductor logic gates | |
| CA1285034C (en) | Circuit for comparing magnitudes of binary signals | |
| JPH0432572B2 (ja) | ||
| JPS62188421A (ja) | 入力回路 | |
| JPH0735458Y2 (ja) | Ｄ／ａ変換回路 | |
| JPH0537325A (ja) | 半導体集積回路 | |
| JPH0619701B2 (ja) | 半加算回路 | |
| JP2536270B2 (ja) | 半加算回路 | |
| JPS596628A (ja) | トライステ−ト論理回路 | |
| KR930009434B1 (ko) | 전류 스위치방식의 디지탈/아나로그 변환기 | |
| JP2701463B2 (ja) | 半加算回路 | |
| JP2823195B2 (ja) | デコーダ回路 | |
| JP2536278B2 (ja) | 半加算回路 | |
| KR870002597A (ko) | 감소된 수의 구성 논리게이트를 갖는 시프트 레지스터 회로 | |
| JPH0377537B2 (ja) | ||
| JPH0499059A (ja) | ゲートアレイ用遅延回路 | |
| DE59510811D1 (de) | Verfahren zum schalten von höheren spannungen auf einem halbleiterchip | |
| JPS63177399A (ja) | 多入力デ−タ記憶器 | |
| JPH05325574A (ja) | 書き込み回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |