JPH01162040A - 文字表示データ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は数値制御方式の工作機械に用いる表示装置にデ
ータを転送する文字表示データ転送装置に関する。

（従来の技術） 数値制御装置（ＮＣ装置）を用いて工作機械を自動制御
するＮＣ工作機械などの表示装置には、例えばＲ５−２
３２Ｃのような比較的低速のシリアル伝送方式によるデ
ータ転送装置が使用されて表示データが転送され、表示
装置上に文字データが表示されている。

第３図はこの種のデータ転送装置の一例を示す構成ブロ
ック図であり、１はプロセッサ（ＣＰＵ）で演算処理や
制御などを行う中央処理装置、２１はＲＯＭ、２２はＲ
ＡＭで、それぞれ本システムにおける読出し専用メモリ
と読出し書込み可能メモリ、３はＤＩ、４はＤＯで工作
機械（図示なし）とそれぞれディジタル信号の送受を行
うディジタル入力およびディジタル出力であり、工作機
械との間にはそれぞれレシーバ３１およびドライバ４１
を介してディジタル信号が送受されている５は軸制御回
路でサーボアンプ５１を介して工作機械のモータ５２を
制御するもので、モータ５２からは軸制御回路５にフィ
ードバック信号が送られる。

６は表示データメモリでＲＡＭよりなり、表示装置７に
転送するデータを一時的に格納するものであり、表示装
置７の表示文字数に１対１に対応するメモリ領域を備え
、表示させるイメージにしたがいＣＰＵＩがキャラクタ
コードを書込むものである。そして比較的低速の直列デ
ータ転送回路６１はドライバ６２を介し転送能力として
１ｍｓ／　１　ｃ　ｈ　ｏ程度にて表示装置７にデータ
を転送し、１キヤラクタの転送完了毎にＣＰＵＩに割込
み信号を発信する。

割込み信号を受けたＣＰＵＩは次に転送すべきキャラク
タコードを表示データメモリ６から読出して直列データ
転送回路６１に送ることになり、直列データ転送回路６
１は送られたキャラクタを上述のように表示装置７に転
送してデータの転送を繰返すもので、表示データメモリ
６の最終アドレスのデータ転送を終了すると、先頭アド
レスに戻って処理を続行する。

なお、表示データメモリ６への表示すべきデータの書込
みと、直列転送のための読出しとは同一のＣＰＵの制御
にて行われるが、表示に対するデータの書込みと読出し
とは全く別の独立した処理方法にて行われる。すなわち
、書込みはオペレータによるキーインなどの表示を変化
させる要因が発生する毎に応じ随時性われるが、読出し
は転送終了後の割込みにより定期的で、かつアドレス順
に行われるものである。

第８図は表示データメモリの内部の割付けと表示装置の
表示との関連を示した説明図である。ここで表示装置に
例えば４０文字×１５行の６００文字を表示させる場合
は図示のようにメモリ内の割付けはアドレス１番地から
６００番地に対し、それぞれ表示装置上の表示１から６
００に対応する部分に表示される文字のコードが割付け
られている。

したがって、上述のデータ転送装置の転送方式によれば
、表示データメモリの６００文字に対するデータを１番
地から６００番地まで−通り転送するには約６００ｍ５
の時間を要している。

（発明が解決しようとする問題点） このようなデータ転送装置においては一画面分の６００
文字に対するデータを転送するには約６００ｍ５を要し
ており、例えば表示の訂正に際し全表示の６００文字の
表示中に一文字だけを書換えて表示装置に表示させるに
は、全表示をサイクリックに転送するので最大的６００
ｍ５を必要とすることになる。

このため、オペレータが表示の訂正のためキーイン後、
約６００ｍ５経過してから表示装置上に表示されるので
、表示応答速度が遅いという問題が生じている。

本発明はこのような問題に鑑みてなされたものであり、
その目的は低速度のデータ転送回路を用いたデータ転送
システムにおいても、十分に速い表示応答速度を実現し
ようとする文字表示データ転送装置を提供するにある。

（問題点を解決するための手段） 本発明によれば、文字情報を記憶する表示データメモリ
と、該表示データメモリからの文字情報を転送する直列
データ転送回路と、該直列データ転送回路から転送され
た文字情報に基づいて文字列を表示する表示装置とを備
えた文字表示データ転送装置において、前記表示装置に
表示された文字列のうち、書換え部分に対応する文字情
報のみを転送するデータ転送手段を設けた文字表示デー
タ転送装置が提供される。

（作用） 本発明では文字情報の転送に際し、書換え部分が判別で
きるコードを有するデータを用いて書換え部分のみの文
字情報を転送するので、全情報を送ることなく転送時間
が短縮される作用がある。

（実施例） つぎに、本発明の実施例について図面を用いて詳細に説
明する。

第１図は本発明の一実施例における表示データメモリの
内容の説明図、第２図はその書込みの一例を示す説明図
である。

第１図において、（Ａ）図は表示データメモリ６の内容
を示すものであり、例えば、１アドレス；１６ビツトと
して１００アドレス分（１〜１００番地）を使用して、
１６ビツトを（Ｂ）図に示すように使用する。

すなわち、第１５ビツトをイネーブルビットＥとして、
０の場合は未書込みまたは転送ずみの無効データ、１の
場合は有効データとし、無効か有効かの区分ビットにす
る。

第１４．１３ビツトはデータの属性を示すものとし、０
０の場合はダミーコード（無意味のもの）、１０の場合
はアドレス、１１の場合は文字コードをそれぞれ意味す
るビットとする。

次の第１２〜１０ビツトは不使用で、第９〜Ｏビツトの
１０ビツトは表示装置°上のキャラクタのアドレスか、
または文字コードを書込むものとし、これは第１４〜１
３の書込みに対応するものとなる。

第２図は表示データを変更する場合にＣＰＵＩにより表
示データメモリ６のアドレスｎ、ｎ＋１に書込まれた内
容を示すもので、第１５ビツトはアドレスｎ、ｎ＋１は
ともに１で有効データであり、第１４．１３ビツトはア
ドレスｎは１０としてアドレスを意味し、アドレスｎ＋
１は１１として文字コードを意味する。

そして、第９〜０ビツトはアドレスｎでは表示装置７上
のアドレスを示しアドレスｎ＋１では変更する文字コー
ドを書込んだものである。

なお、表示データの複数の文字コードを変更するときは
、上述の書込みが変更に応じて連続して行われることに
なる。

このような本実施例では第３図に示した構成ブロック図
と同様なデータ転送装置にて転送が行われ、ＣＰＵＩは
直列データ転送回路６１からの割込み信号が発生される
毎に、順次第１５ビツトのイネーブルビットＥが１であ
るデータを読出して直列データ転送回路６１に送出する
。そして読出し完了後はそのイネーブルビットＥを０と
して、データ転送が完了となる。

つぎに、表示データメモリ６上にイネーブルビットＥに
１のデータがなくなると、ＣＰＵＩは第１４．１３ビツ
トを００としたダミーコードを転送する。なお、このコ
ードは表示装置７に転送されるが、ダミーコードである
ので表示装置７ではこれを無視することになる。

ダミーコードを転送した場合は、次の割込み信号の発生
時に再び同じメモリからデータを読出して、有効データ
がセットされるまで繰返す。

そして、表示データメモリ６の１番地から始まる上述の
書込み／読出し動作が１００番地まで行われると、再び
１番地に戻って動作を続行する。

第４図は本実施例におけるデータ書込み側の処理フロー
図で、第５図はデータ読出し側の処理フロー図であり、
次にこれら処理フロー図について説明する。

第４図に示すデータ書込み側の処理フロー図において、
ステップ１にて表示データメモリの１番地から１００番
地までのメモリ内容のクリアを行い、ステップ２ではワ
ークメモリとして書込みポインタのＰＮＴＷを設定し、
ＰＮＴＷ＝１とするステップ３では表示装置に表示され
ている文字の書換えが必要か否かをチエツクし、書換え
必要の場合はステップ４に進み、ＰＮＴＷの内容が示す
表示データメモリへアドレスのセットを行う。

ステップ５では現在のＰＮＴＷの値に１を加え、ステッ
プ６にてその値が１０１に達したか否かをチエツクし、
ＰＮＴＷが１０１に達していない場合はそのままステッ
プ７に進んで、ＰＮＴＷの内容が示す表示データメモリ
へデータをセットする。なお、ステップ６にてＰＮＴＷ
が１０１の場合はステップ１０にてＰＮＴＷ＝１として
上記のステップ７に進むことになる。

ステップ８ではＰＮＴＷの値に１を加えてつぎのステッ
プ９にてＰＮＴＷが１０１に達したか否かをチエツクし
、１０１に達していないときはステップ３に戻って前述
のフローを繰返し、表示文字の書換え必要の場合は表示
データメモリのアドレスおよびデータのセットを順次に
繰返すことになる。なお、この間ＰＮＴＷ１＝１０１に
達したときは、ステップ１０またはステップ１１のよう
にＰＮＴＷ＝１としてＩＡ理を行うことになる。

第５図のデータ読出し側の処理フロー図においては、ス
テップ２１ではワークメモリＰＮＴＲ（読出しポインタ
）を１とし、ステップ２２にてＰＮＴＲの内容が示す表
示データメモリの内容の読出しを行う０次のステップ２
３では読出したデータを直列データ転送回路にセットし
、データの第１５ビツトのイネーブルビットＥが１かＯ
かをステップ２４にてチエツクする。

そして、イネーブルビットＥが１ならばステップ２５に
進んでＰＮＴＲの内容が示す表示データメモリのすべて
にＯを書込み、ステップ２６にてＰＮＴＲの値に１を加
算する。

ステップ２７では加算したＰＮＴＲが１０１か否かをチ
エツクして、ＰＮＴＲが１０１に達しているときはステ
ップ２８にてＰＮＴＲ＝１としてフローを繰返すことに
なる。

なお、ステップ２４にてイネーブルビットＥが０の場合
や、ステップ２７にてＰＮＴＲが１０１に達していない
場合は図示のＮＯの経路によりＲＥＴＵＲＮに容性する
。

第６図は本実施例の表示装置の一例を示す構成ブロック
図で、第３図に示した表示装置７の概略構成を示したも
のである。

第６図において、７１は中央制御装置（ＣＰＵ）、７２
はＲＯＭ、７３はＲＡＭであり、直列データ受信回路７
４はレシーバ７５を介して、第３図に示した直列データ
転送回路６１からのデータ信号を受けるものである。

表示バッファ７６は表示器７８上の表示と１対１の対応
を有するメモリで、ＣＰＵ７１が随時書込みを行い、ハ
ードウェアによるスキャン回路７７により周期的に情報
が読出されて表示器７８に表示されるものである。

第７図は表示装置側の処理の一例を示す処理フロー図で
あり、直列データ受信により割込みを受けると、まずス
テップ３１にてダミーデータか否かのチエツクを行う。

ここでダミーデータの場合はＲＥＴＵＲＮに容性するが
、ダミーでなく有効の場合はステップ３２に進んで、そ
のデータがアドレスデータか否かをチエツクし、アドレ
スデータのときはステップ３３にてワークメモリＡＤＲ
Ｓヘデータをセットする。

また、ステップ３２にてアドレスデータでないときは文
字データであるので、ステップ３４に進み、ＡＤＲ３の
内容が示す表示バッファ上のアドレスへ文字データをセ
ットすることになる。

以上本発明を上記の実施例により説明したが、本発明の
主旨の範囲内で種々の変形、応用が可能であり、これら
を本発明の範囲から排除するものではない。

（発明の効果） 本発明によれば、表示データメモリに格納された文字情
報のうち、書換え部分に対応する文字情報のみを直列デ
ータ転送回路により表示装置に転送して表示器に表示さ
せるので、比較的低速な転送回路でも書換え部分だけの
ため短時間に転送が完了して、オペレータによるキーイ
ンなどに対する表示応答速度が迅速となる効果が得られ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の表示データメモリの内容の
説明図、第２図はその書込みの一例を示す説明図、第３
図はデータ転送装置の一例の構成ブロック図、第４図は
実施例におけるデータ書込み側の処理フロー図、第５図
はデータ読出し側の処理フロー図、第６図は表示装置の
一例を示す構成ブロック図、第７図はその表示装置側の
処理フロー図、第８図は従来の表示データメモリの内部
割付けと表示装置の表示との関連の説明図である１・・
・ＣＰＬＩ、６・・・表示データメモリ、７・・・表示
装置、６１・・・直列データ転送回路、７４・・・直列
データ受信回路、７６・・・表示バッファ、７８・・・
表示器。 特許出願人　フ　ァ　す　ッ　り株式会社代　　理　　
人　　弁理士　　辻　　　　　　　　　　實（Ａ） 第２図 ；ｌｌｒ、２４ｒ−）’　”−ｆＪＹｙ九−、ｐ、、上
ｔ（１ｄ、ｓ　ｆＪ　。 第３図 第８図 第４図 ＲＥ　ＴＩＪＲ〜

Claims (1)

【特許請求の範囲】
1. 文字情報を記憶する表示データメモリと、該表示データ
   メモリからの文字情報を転送する直列データ転送回路と
   、該直列データ転送回路から転送された文字情報に基づ
   いて文字列を表示する表示装置とを備えた文字表示デー
   タ転送装置において、前記表示装置に表示された文字列
   のうち、書換え部分に対応する文字情報のみを転送する
   データ転送手段を設けたことを特徴とする文字表示デー
   タ転送装置。