JPH01162158A - パルス周期計測回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、自動車の電子式タコメータ（回転計）、スピ
ードメータ等における回転体速度検出用センサ等からの
パルス信号のパルス周期計測回路に関するものである。

（従来の技術） 従来、例えば自動車のエンジンの回転数おるいは走行速
度の検出方法としては、磁気センサ、光センサ、リード
スイッチ、イグニッションコイル等からピックアップし
たパルス信号の周期をアナログ方式あるいはディジタル
方式のパルス周期計測回路で計測し、その計測結果をタ
コメータやスピードメータで表示するようにしている。

以下、そのパルス周期計測回路の構成を図を用いて説明
する。

第２図はタコメータに用いられる従来のアナログ方式の
パルス周期計測回路の一構成例を示すブロック図である
。

例えば、エンジンの回転数を検出するために設けられた
センサ１には、増幅整形回路２、ワンショットマルチバ
イブレータ３、及びメータ駆動回路４が縦続接続され、
そのメータ駆動回路４によってタコメータ５が動作する
構造になっている。

次に、動作を説明する。

先ず、センサ１からの信号は増幅整形回路２で増幅・整
形されて矩形波の信号になり、その矩形波の信号のポジ
ティブエツジまたはネガティブエツジのいずれかのエツ
ジでワンショットマルチバイブレータ３がトリガされ、
そのワンショットマルチバイブレータ３から一定のパル
ス幅の信号が出力される。このワンショットマルチバイ
ブレータ３の出力をメータ駆動回路４に入力し、該メー
タ駆動回路４によってタコメータ５を駆動する。

ここで、メータ駆動回路４は定電流のパルス駆動回路で
構成され、駆動パルスのデユティでタコメータ５の指針
の撮れ角を決定するようになっている。即、センサ１か
らのパルス入力が最大周波数のとき、ワンショットマル
チバイブレータ３の出力は１００％デユティとなってタ
コメータ５の指針の撮れ角が最大となり、センサ１から
のパルス入力が最大周波数の１／２のとき、ワンショッ
トマルチバイブレータ３の出力は５０％デユティとなっ
てタコメータ５の指針の振れ角が最大値の１／２となる
。このように、第２の回路では、センサ１からの周波数
をパルスデユティに変換してタコメータ５を駆動してい
る。

第３図はタコメータに用いられる従来のディジタル方式
のパルス周期計測回路の一構成例を示すブロック図であ
る。

この回路は、例えばエンジンの回転数を検出するための
センサ１０、周期被計測パルス信号１１Ｓを出力する増
幅整形回路１１．５１．２ＫＨ１の基準周波数信号（以
下、クロック信号という）１２Ｓを出力する発振回路１
２、周期被計測パルス入力端子１３、及び基準周波数入
力端子１４を有し、センサ１０の出力端子が増幅整形回
路１１を介して周期被計測パルス入力端子１３に接続さ
れると共に、発振回路１２の出力端子が基準周波数入力
端子１４に接続されている。ここで、例えば周期被計測
パルス入力端子１３に入力される周期被計測パルス信号
１１３の最大周波数を５０Ｈ７とし、有効最小周波数を
２．５Ｈ２とする。

周期被計測パルス入力端子１３には微分パルス発生回路
１５の入力端子が接続され、基準周波数入力端子１４に
は１５ビツトの計数回路１６の計数入力端子が接続され
、ざらに発振回路１２の出力端子が基準周波数入力端子
１４、微分パルス発生回路１５のクロック入力端子、及
びタイミング発生回路１７の入力端子に接続されている
。微分パルス発生回路１５は、入力端子から入力される
周期被計測パルス信＠１１Ｓのポジティブエツジで、リ
セット端子からリセット信号１５Ｓ１を出力すると共に
、ロード出力端子からロード信号を出力する回路である
。ここで、１５ビツトの計数回路１６は、例えば１５ビ
ツトのバイナリ−カウンタ等で構成され、微分パルス発
生回路１５のリセット信号１５Ｓ１をリセット入力端子
から入力゛　　し、そのリセット信号１５Ｓ１の高レベ
ル（以下、“ＨＯという）区間では計数値をＯとし、そ
のリセット信号１５Ｓ１の低レベル（以下、“′Ｌ″と
いう）区間では計数入力端子から入力されるクロック信
号１２３をＯ〜２０４８０まで計数し、その計数結果で
ある周期データ１６８を出力端子から出力する回路であ
る。なお、この計数回路１６は、計数途中でリセット信
号１５Ｓ１が“Ｈａｔになると計数値がＯになるが、リ
セット信号１５Ｓ１の周期が計数値２０４８０以上のと
きは、次のリセット信号１５Ｓ１が“Ｈｅｅになるまで
２０４８０の計数値を一時ホールドする機能を有してい
る。

計数回路１６の出力端子は周期データ出力端子１８を介
して１５ビツトのラッチ回路１９の入力端子に接続され
、そのロード入力端子が微分パルス発生回路１５のロー
ド信＠１５３２用のロード出力端子に接続されると共に
、該ラッチ回路１９の出力端子が読出し専用メモリ（以
下、ＲＯＭという）２０を介して１０ビツトのパルス幅
変調発生回路（以下、ＰＷＭ発生回路という）２１の入
力端子に接続されている。１０ビツトのＰＷＭ発生回路
２１は、そのロード入力端子がタイミング発生回路１７
のロード信号１７３用のロード出力端子に接続され、そ
のクロタフ入力端子が発振回路１２の出力端子に接続さ
れ、さらにそのＰＷＭ出力信号２１Ｓ用の出力端子がメ
ータ駆動回路２２を介してタコメータ２３に接続されて
いる。

ここで、１５ビツトのラッチ回路１９は、ロード信号１
５Ｓ２に基づき、計数回路１６で計数した周期データ１
６３を一時記憶するための回路である。ＲＯＭ２０は、
ラッチ回路１９から出力される周期データ１９３をそれ
に対応したＰＷＭデータ２Ｏ３に変換するためのメモリ
で、例えば１９４５７ワードＸ１０ビツトの容量を有し
ている。１０ビツトのＰＷＭ発生回路２１は、ロード信
号１７ＳによってＲＯＭ２０のＰＷＭデータ２０３をロ
ードし、クロック入力信号１２３に基づきＰＷＭデータ
２０３に対応したＰＷＭ出力信号２１３を出力する回路
である。さらに、メータ駆動回路２２はＰＷＭ出力信号
２１８に基づきタコメータ２３を駆動するための信号２
２３を出力する回路である。

次に、第３図のパルス周期計測回路における全体の動作
を説明する。

センサ１０の出力が増幅整形回路１１で増幅、整形され
て周期被計測パルス信号１１Ｓになると、その周期被計
測パルス信号１１Ｓは、微分パルス発生回路１５で微分
され、その回路１５で生成されたリセット信号１５Ｓ１
が計数回路１６に供給されると共に、ロード信号１５Ｓ
２がラッチ回路１９に供給される。計数回路１６は、基
準周波数入力端子１４を通して供給されるクロック信号
１２３を計数し、その計数結果である周期データ１６を
出力して周期データ出力端子１８側へ供給する。周期デ
ータ出力端子１８上の周期データ１６Ｓは、ロード信号
１５Ｓ２でラッチ回路１９に一時記憶され、そのラッチ
回路１９から出力された周期データ１９ＳがＲＯＭ２０
によってＰＷＭデータ２０３に変換される。このＰＷＭ
データ２Ｏ３は、ロード信号１７ＳによりＰＷＭ発生回
路２１に入力され、そのＰＷＭ発生回路２１でＰＷＭ出
力信号２１Ｓに変換された後、メータ駆動回路２２によ
りタコメータ２３が駆動される。

タコメータ２３の指針の振れ角は、ＰＷＭ出力信号２１
３と比例している。

第４図は周期の計数値・ＰＷＭ特性図であり、横軸に周
期被計測パルス信号の周波数が、縦軸に周期の計数値（
同期データ１６Ｓ）とＰＷＭ出力信号２１３のデユティ
値がとられている。第４図では、従来の第３図の回路に
おける周期の計数値特性が点線Ａで示されている。この
第４図の代表的なポイントの特性は、次の表１のように
なっている。

表１ 第３図の回路では、リセット信号１５Ｓ１とロード信号
１５Ｓ２の出力によって実際の計数値は理論上の計数値
から２カウント減算した計数値となるが、説明の便宜上
、理論上の計数値で特性を表現している。

ＲＯＭ２０のメモリ容量について見ると、計数値（周期
データ１６Ｓ）がその１０２３以下を無視すると、２０
４８０−１０２３＝１９４５７ワード必要となり、ＰＷ
Ｍ出力信号２１Ｓの分解能を０．１％以下とすると、Ｒ
ＯＭ２０の出力ビットは１０ビツト必要で、１９４５７
ワードＸＩＯビツトのメモリ容量となる。また、１５ビ
ツトの計数回路１６のビット数と基準周波数入力端子１
４上のクロック信号１２Ｓの周波数は、周期被計測パル
ス入力端子１３上の周期被計測パルス信号１１Ｓの周波
数とＰＷＭ出力信号２１Ｓの分解能から決定されるが、
ＰＷＭ出力信号２１Ｓの分解能を０．１％以下とすると
、周期被計測パルス１１３の最大周波数のとき計数値（
１６３）が１０００カウント以上になるように１５ビッ
ト計数回路１６のビット数とクロック信号１２Ｓの周波
数を設定すれば良い。当然のことながら、ＰＷＭ発生回
路２１のビット数も１０ビツト必要である。

（発明が解決しようとする問題点） しかしながら、上記構成のパルス周期計測回路では、次
のような問題点があった。

第２図のアナログ方式の回路では、部品点数が少ないた
めに低コスト化が可能であるが、ワンショットマルチバ
イブレータ３の構成素子であるコンデンサ及び抵抗の温
度ドリフトによって精度が低くなるという問題点があっ
た。さらに、第２図の回路を、例えばセンサ１からのパ
ルス入力周波数が低い自動車に用いた場合、エンジンの
低回転領域において駆動パルス周波数が数８１位と低く
なるため、タコメータ５の指針が指示値を保持できず、
針ぶれを起す問題がおり、逆にセンサ１からのパルス入
力周波数が高い自動車に用いた場合、駆動パルス周波数
が数百Ｈ１の領域においてタコメータ５の指針部が共振
を起して異音を発生するという問題点があった。

これに対して第３図のディジタル方式の回路では、精度
上の問題はないが、ＲＯＭ２０の回路規模が大きくなり
、コスト高になるという問題点があった。

回路規模を小さくして低コスト化が可能なディジタル方
式のパルス周期計測回路としては、センサからのパルス
を計数回路の計数入力端子に供給し、ある一定時間内の
センサからのパルスを計数してエンジンの回転数、ある
いは走行速度を計測する構成の回路が考えられる。この
回路では、センサからのパルス入力周波数が高い場合は
スピードメータの計測回路としては問題ないが、タコメ
ータには採用できないという欠点がある。その理由は、
タコメータでは応答性が重要であるが、エンジンの低回
転でセンサからのパルス入力周波数が数Ｈ２の場合、計
測の分解能を高めるために１回の計測に数１０秒必要と
なり、それによって応答性が悪くなるからである。

このため、ディジタル計測方式のタコメータにおいては
、センサからのパルス入力の周期を計測してＲＯＭ及び
ＰＷＭ発生回路等により、計測した周期データをＰＷＭ
変換してタコメータを駆動する必要がある。この方法に
よると、応答性は改善され、センサからのパルス入力の
１周期遅れでタコメータを駆動することが可能である。

ところが、前記のようにＲＯＭの回路規模等が大きくな
ってコスト高の問題を生じる。

本発明は前記従来技術が持っていた問題点として、アナ
ログ方式の回路では精度が低く、ディジタル方式の回路
ではＲＯＭの回路規模が大きくなってコスト高になり、
あるいは応答性が遅くなるという点について解決したデ
ィジタル方式のパルス周期計測回路を提供するものであ
る。

（問題点を解決するための手段） 本発明は前記問題点を解決するために、周期被計測パル
ス信号を微分してその微分信号（リセット信号、セット
信号またはプリセット信号）を出力する微分パルス発生
回路と、前記微分信号に基づぎクロック信号（基準周波
数信号）のパルス数を計数して、前記周期被計測パルス
信号のパルス数に対応した周期データを出力する複数ビ
ットからなる計数回路とを備えたディジタル方式のパル
ス周期計測回路（おいて、前記微分信号に基づき前記周
期データから前記計数回路の計数位置を検出して分周セ
レクト信号を出力する計数位置検出回路と、前記分周セ
レクト信号により選択した分周数で前記基準周波数信号
を分周してその分周出力信号を前記計数回路へ計数入力
として与える複数ビットからなる可変分周回路とを、設
けたものである。

（作　用） 本発明によれば、以上のようにパルス周期計測回路を構
成したので、周期被計測パルス信号の周波数が高い領域
においては、クロック信号が可変分周回路を通して計数
回路の計数入力として供給され、周期被計測パルス信号
の周波数が低い領域においては、それに応じてクロック
信号が可変分周回路で分周されて低い周波数となり、そ
の低い周波数が計数回路の計数入力として供給される。

そのため、計数回路のビット数を減少でき、それによっ
て計数回路から出力される周期データのビットが減少し
、ＲＯＭを用いて周期データをＰＷＭデータに変換する
場合にはそのＲＯＭの回路規模の縮小化が図れる。また
、クロック信号に基づきＰＷＭデータからメータ駆動制
御信号を生成することにより、計測精度と応答性の向上
が図れる。従って前記問題点を除去できるのである。

（実施例） 第１図は本発明の実施例を示すもので、タコメータに用
いられるディジタル方式のパルス周期計測回路のブロッ
ク図である。

このパルス周期計測回路は、従来とほぼ同様なセンサ３
０、増幅整形回路３１、発振回路３２、周期被計測パル
ス入力端子３３、基準周波数入力端子３４、微分パルス
発生回路３５．１２ビツトの計数回路３６、タイミング
発生回路３７、周期データ出力端子３８．１２ビツトの
ラッチ回路３９．１７９３ワードＸ１０ビツトのＲＯＭ
４０゜１０ビツトのＰＷＭ発生回路４１、メータ駆動回
路４２、及びタコメータ４３を備える他、新たに計数位
置検出回路５０、及び６ビツトの可変分周回路５１が付
加されている。

ここで、センサ３０は、例えばエンジンの回転数を検出
するためのもので、光、磁気、イグニッションコイル等
で構成され、その出力端子に増幅整形回路３１が接続さ
れている。増幅整形回路３１は、センサ３０の出力信号
を増幅、整形して矩形波状の周期被計測パルス信号３１
Ｓを出力する回路であり、その出力端子には周期被計測
パルス入力端子３３を介して微分パルス発生回路３５の
入力端子が接続されている。周期被計測パルス信号３１
３は、例えば最大周波数が５０Ｈ７、有効最小周波数が
２．５Ｈ７と仮定する。微分パルス発生回路３５は、周
期被計測パルス信＠３１Ｓの例えばポジティブエツジで
リセット信号３５Ｓ１及びロード信号３５Ｓ２を出力す
る回路であり、そのリセット出力端子が１２ビット計数
回路３６のリセット入力端子に接続されると共に、その
ロード出力端子が１２ビツトのラッチ回路３９のロード
入力端子に接続されている。

発振回路３２は、基準周波数が例えば５１．２ＫＨ１の
クロック信号（基準周波数信号）３２Ｓを発生する回路
であり、その出力端子は微分パルス発生回路３５のクロ
ック入力端子、タイミング発生回路３７のクロック入力
端子、及び１０ビツトのＰＷＭ発生回路４１のクロック
入力端子にそれぞれ接続されると共に、基準周波数入力
端子３４を介して６ビツトの可変分周回路５１の分周入
力端子に接続されている。タイミング発生回路３７は、
クロック信＠３２Ｓに基づき例えば５０Ｈ２のロード信
＠３７Ｓを発生する回路であり、そのロード出力端子が
１０ビツトのＰＷＭ発生回路４１のロード入力端子に接
続されている。

６ビツトの可変分周回路５１は、計数位置検出回路５０
から出力される分周セレクト信号５０３を分周セレクト
入力端子に入力し、その分周セレクト信号５０３に基づ
き、分周入力端子に入力されるクロック信＠３２Ｓを所
定の分周数に分周してその分周出力信＠５１Ｓを分周出
力端子から出力する回路であり、その分周出力端子には
１２ビツトの計数回路３６の計数入力端子が接続されて
いる。１２ビツトの計数回路３６は、分周出力信号５１
３のパルス数をＯ〜２８１６まで計数していき、その計
数値を同期データ３６８の形で出力する回路であり、そ
の出力端子が周期データ出力端子３８と計数位置検出回
路５０の入力端子とに接続されている。計数位置検出回
路５０は、周期データ３６３に基づき計数回路３６の計
数位置を検出し、その検出結果を分周セレクト信号５０
Ｓの形で出力して可変分周回路５１の分周セレクト入力
端子に与える回路である。

周期データ出力端子３８には、１２ビツトのラッチ回路
３９．１７９３ワードＸ１０ビツトのＲＯＭ４０、及び
１０ビツトのＰＷＭ発生回路４１が縦続接続され、ざら
にそのＰＷＭ発生回路４１にメータ駆動回路４２を介し
てタコメータ４３が接続されている。１２ビツトのラッ
チ回路３９は、ロード入力端子から入力されるロード信
号３５Ｓ２に基づき、周期データ３６３を−時記憶する
回路であり、所定のタイミングで読出された周期データ
３９ＳＧ、ｔＲＯＭ４０に与えられる。

ＲＯＭ４０は、周期データ３９３をそれに対応したＰＷ
Ｍデータ４０３に変換するための回路であり、その出力
端子がＰＷＭ発生回路４１の入力端子に接続されている
。ＰＷＭ発生回路４１は、例えば１０ビツトのプリセッ
タブル・バイナリカウンタで構成されており、ＲＯＭ４
０のＰＷＭデータ４０３をロード信号３７３により該カ
ウンタにロードし、５’１．２ＫＨ２のクロック信号３
２３でカウント１直＝０までダウンカウントすることに
より、ＰＷＭデータ４０３に対応したＰＷＭ出力信号４
１３を発生する機能を有し、その出力端子にメータ駆動
回路４２が接続されている。メータ駆動回路４２は、Ｐ
ＷＭ出力信号４１８に基づきタコメータ駆動用の駆動信
号４２３を生成する回路であり、その駆動信号４２Ｓに
よって指針メータ型のタコメータ４３が動作する。

以上のように構成されるパルス周期計測回路の全体の動
作を説明する。

先ず、エンジンの回転数がセンサ３０で検出されると、
そのセンサ３０の出力信号は増幅整形回路３１で増幅、
整形されて周期被計測パルス信号３１Ｓとなる。周期被
計測パルス信号３１Ｓは、微分パルス発生回路３５で微
分され、その回路３５で生成されたリセット信号３５Ｓ
１が計数回路３６及び計数位置検出回路５０に供給され
ると共に、ロード信号３５Ｓ２がラッチ回路３９に供給
される。一方、発振回路３２から出力されたクロック信
号３２３は、可変分周回路５１で所定の分周数に分周さ
れた後、その分周出力信号５１８のパルス数が計数回路
３６で計数され、その計数結果である周期データ３６８
が計数位置検出回路５０へ供給されると共に、周期デー
タ出力端子３８を通してラッチ回路３９に供給される。

計数位置検出回路５０は、周期データ３６Ｓに基づき計
数回路３６における計数位置を検出し、その検出結果で
ある分周セレクト信号５０３によって可変分周回路５１
の分周数を変える。このように、周期被計測パルス信号
３１Ｓの周期は、微分パルス発生回路３５、計数回路３
６、計数位置検出回路５０、及び可変分周回路５１によ
って計測され、その計測結果である周期データ３６３が
ラッチ回路３９へ供給される。

周期データ３６３は、ロード信号３５Ｓ２でラッチ回路
３９に一時記憶され、そのラッチ回路３９から出力され
た周期データ３９８がＲＯＭ４０によってＰＷＭデータ
４０Ｓに変換される。

このＰＷＭデータ４０３は、ロード信号３７８によりＰ
ＷＭ発生回路４１に入力され、そのＰＷＭ発生回路４１
でＰＷＭ信号４１８に変換された後、メータ駆動回路４
２の駆動信号４２３によってタコメータ４３が駆動され
る。タコメータ４３の指針の撮れ角は、ＰＷＭ出力信号
４１Ｓと比例している。

次に、第１図における回路の構成例とその動作を第５図
〜第１０図を参照しつつ説明する。

第５図（’ｌ）、（２）は第１図における微分パルス発
生回路３５０回路図とその信号波形図である。

この微分パルス発生回路３５は、第５図（１）に示すよ
うに、３段の遅延型フリップフロップ回路（以下、Ｄ−
ＦＦという）３５１，３５２゜３５３と、２個の３人カ
アンドゲート（以下、ＡＮＤゲートという＞３５４，３
５５とで構成されている。第５図（２）に示すように、
周期被計測パルス信号３１ＳがＤ−ＦＦ３５１に入力さ
れると共に、クロック信号３２８がＤ−ＦＦ３５１〜３
５３、及びＡＮＤゲート３５４．３５５に入力されると
周期被計測パルス信号３１Ｓのポジティブエツジで、各
ＡＮＤゲート３５４，３５５からリセット信号３５Ｓ１
とロード信号３５Ｓ２が出力され、そのリセット信号３
５Ｓ１が第１図の計数回路３６及び計数位置検出回路５
０に供給されると共に、そのロード信号３５Ｓ２が第１
図のラッチ回路３９に供給される。

第６図は第１図におけるタイミング発生回路３７の回路
図である。

このタイミング発生回路３７は、１０ビツトのバイナリ
カウンタ３７１と微分回路３７２とを備え、その微分回
路３７２が２段のＤ−ＦＦ３７２−１，３７２−２と３
人力のＡＮＤゲート３７２−３とで構成されている。

５１．２ＫＨ７のクロック信号３２Ｓが入力されると、
そのクロックイ言＠３２Ｓはバイナリカウンタ３７１で
１／１０２４に分周されて５０Ｈ２の信号３７１Ｓとな
り、その信号３７１Ｓが微分回路３７２で微分されてＡ
ＮＤゲート３７２−３から５０Ｈ７のロード信号３７３
が出力され、第１図のＰＷＭ発生回路４１へ供給される
。

第７図は第１図における１２ビツトの計数回路３６の回
路図である。

この計数回路３６は、１２ビツトのバイナリカウンタ３
６１と、２人力ＡＮＤゲート３６２゜３６３．２人力オ
アゲート（以下、ＯＲゲートという）３６４、及び２人
力ナンドゲート（以下、ＮＡＮＤゲートという）３６５
より構成されている。第１図の微分パルス発生回路３５
から出力されたリセット信号３５Ｓ１は、バイナリカウ
ンタ３６１のリセット入力端子に供給され、さらに第１
図の可変分周回路５１の分周出力信＠５１ＳはＡＮＤゲ
ート３６２に入力される。

この計数回路３６の動作は、リセット信号３５Ｓ１が“
Ｈａｔの区間、この計数出力２°〜２１１は全て“１′
となり、従って計数値（３６３）がＯとなる。リセット
信号３５Ｓ１が゛じ′区間では、５１．２ＫＨ２のクロ
ック信号３２Ｓを可変分周した６ビツト可変分周回路５
１の分周出力信号５１Ｓが常時入力されているので、計
数値のＯ〜２８１６まで計数していく。計数途中でリセ
ット信＠３５Ｓ１がＨ９９になると、計数値（３６３）
はＯになるが、リセット信号３５Ｓ１の周期が計数値２
８１６以上のときは、各ゲート３６２〜３６５の作用で
、２次のリセット信号３５Ｓ１がＨＩＴになるまで２８
１６の計数値に一時ホールドされる。

第８図は第１図における計数位置検出回路５０の回路図
である。

この計数位置検出回路５０は、周期データ３６に基づき
１２ビット計数回路３６の計数位置を検出するための検
出ゲートをＡＮＤゲート５０１−１〜５０１−４で構成
し、このＡＮＤゲート５０１−１〜５０１−４の出力状
態を一時記憶するために、セットリセット型フリップフ
ロップ回路（以下、Ｒ３−ＦＦという＞５０２−１〜５
０２−４が設けられ、このＲ３−ＦＦ５０２−１〜５０
２−４の出力側をデコードゲート用の否定入力ＡＮＤゲ
ート５０３−１〜５０３−４に接続して該ＡＮＤゲート
５０３−１〜５０３−４の出力側から分周セレクト信号
５０８を出力する構成になっている。微分パルス発生回
路３５から出力されるリセット信号３５Ｓ１は、Ｒ３−
ＦＦ５０２−１〜５０２−４のリセット端子Ｒに入力さ
れる。

この計数位置検出回路５０の動作につ（くで説明する。

先ず、リセット信号３５Ｓ１が“Ｈｔｐの場合、Ｒ３−
ＦＦ５０２−１〜５０２−４の出力が全て“Ｌ′′とな
っているので、ＡＮＤゲート５０３−１の出力’ｌ／１
ＳＥＬＥＣＴのみがＨＨとなっており、ＡＮＤゲート５
０３−２〜５０３−４の出力は全て“じ′となっている
。次にリセット信号３５Ｓ１がビとなり、１２ビット計
数回路３６の計数動作が進んで計数値が１５３６になる
と、ＡＮＤゲート５０１−１の出力がＨｔｐとなってＲ
３−ＦＦ５０２−１の出力が“Ｈ＋１となり、ＡＮＤゲ
ート５０３−２の出力が“Ｈ″となり、１／２ＳＥＬＥ
ＣＴ出力のみが“ＨＤとなる。更に計数動作が進み、計
数値が１７９２になると、ＡＮＤゲート５０１−２の出
力が“Ｈｔ＋となりＲ３−ＦＦ５０２−１に続いてＲ３
−ＦＦ５０２−２の出力が“Ｗ９となってＡＮＤゲート
５０３−３の出力が“Ｈｕとなり、１／４ＳＥＬＥＣＴ
出力のみが“Ｗとなる。以下同様に、１／１６ＳＥＬＥ
ＣＴ出力、１／８０ＳＥＬＥＣＴ出力が順次選択されて
いく。このように１２ビット計数回路３６の計数値の位
置により、６ビツト可変分周回路５１の分周セレクト入
力を決定し、計数値が大きくなるに従って６ビツト可変
分周回路５１の分周数を大きくしている。

この計数値・分周数特性図が第９図に示されている。第
９図の横軸は計数回路３６の計数値、縦軸は可変分周回
路５０の分周数で、計数値Ｏ〜１５３５まで分周数は１
／１、計数値１５３６〜１７９１まで分周数１／２、計
数値１７９２〜２３０３まで分周数１／４、計数値２３
０４〜２６８７まで分周数１／１６、及び計数値２６８
８〜２８１６まで分周数１／８０となっている。

第１０図は第１図における６ビツト可変分周回路５１の
回路図である。

この６ビツト可変分周回路５１は、トリガ型フリップフ
ロップ回路（以下、Ｔ−ＦＦという）５１１−１〜５１
１−６．２人力のＯＲゲート５１２−１〜５１２−３．
２人力のＡＮＤゲート５１３−１〜５１３−４．３人力
のＡＮＤゲート５１３−５、及び５人力のＯＲゲート５
１４を備え、５１．２ＫＨ７のクロック信号３１３がＴ
−ＦＦ５１１−１及びＡＮＤゲート５１３−１に入力さ
れ、分周セレクト信号５０ＳがＯＲゲート５１２−１〜
５１２−３及びＡＮＤゲート５１３−５に入力されてい
る。

この６ビツト可変分周回路５１の動作を説明する。

先ず、第１図の微分パルス発生回路３５から出力される
リセット信号３５Ｓ１が“Ｈｏｐになると、分周セレク
ト信号５０Ｓのうちの１／１８ＥＬＥＣＴが“Ｈｍｅと
なり、Ｔ−ＦＦ５１１−１〜５１１−６は全てリセット
状態となってＡＮＤゲート５１３−１がセレクトされ、
ＯＲゲート５１４を通して５１．２ＫＨ７の分周出力信
号５１Ｓが出力される。次に１／２８ＥＬＥＣＴ入力の
みが“Ｈ″となると、Ｔ−ＦＦ５１１−１が動作、Ｔ−
ＦＦ５１１−２〜５１１−６がリセット状態となるため
、ＡＮＤゲート５１３−２がセレクトされ、ＯＲゲート
５１４を通してＴ−ＦＦ５１１−１のＱ出力が出力され
る。この周波数は５１．２÷２ＫＨ１となる。はぼ同様
の動作が１／４ＳＥＬＥＣＴ１１／１６ＳＥＬＥＣＴ入
力のみが“Ｗとなる場合も行われる。１／８０ＳＥＬＥ
ＣＴ入力のみが“Ｈ″のときは、Ｔ−ＦＦ５１１−１〜
５１１−６が全て動作状態で、ＡＮＤゲート５１３−５
がセレクトされ、Ｔ−ＦＦ５１１−４と５１１−６のＱ
出力の積理積がＯＲゲート５１４を通して分周出力信号
５１８の形で出力される。この分周出力信号５１Ｓの周
波数は５１．２÷８０ＫＨ１となる。これらの分周出力
信号５１Ｓ１は第１図の１２ビット計数回路３６へ与え
られる。

以上のような第１図のパルス周期計測回路における周期
の計数値特性が第４図の実線Ｂで示されている。点線Ａ
は従来の第３図の計数値特性である。

第４図の代表的なポイントの特性は、次の表２のように
なっている。

表２ 第１図の回路では、リセット信号３５Ｓ１とロード信号
３５Ｓ２の出力によって実際の計数値は、理論上の計数
値から２カウント減算した計数値となるが、説明の便宜
上、理論上の計数値で特性を表現している。

ＲＯＭ４０のメモリ容量について見ると、計数値が１０
２３以下を無視すると、２８１６−１０２３＝１７９３
ワードとなり、ＰＷＭ出力信号４１Ｓの分解能を０．１
％以下とすると、そのＲＯＭ４０の出力ビットは１０ビ
ツト必要で、１７９３ワード×１０ビツトのメモリ容量
となる。

また、１２ビット計数回路３６のビット数、可変分周回
路５１、計数位置検出回路５０の検出ポイント、及び基
準周波数入力端子３４の各周波数は、周期被計測パルス
入力端子３３の周波数とＰＷＭ出力信号４１Ｓの分解能
から決定されるが、ＰＷＭ出力信号４１の分解能を０．
１％以下とすると、周期被計測パルス入力端子３３の最
大周波数のとき、１２ビット計数回路３６の計数値が１
０００カウント以上になるように設定する。更に、第４
図における本実施例の周期の計数値特性ＢがＰＷＭ出力
信号４１３の０．１％以下を保証でき、しかも回路規模
が小さくなるように、１２ビット計数回路３６のビット
数、それに計数位置検出回路５０の検出ポイントとポイ
ント数、そして６ビツト可変分周回路５１のビット数と
分周セレクト入力数を決定すれば良い。

以上のように、本実施例では、周期被計測パルス信号３
１３の周波数が高い領域においては、そのパルス信号３
１３の周期を計数回路３６によりクロック信号３２Ｓで
計数し、逆に周期被計測パルス信号３１３の周波数が低
い領域においては、計数回路３６の前段の可変分周回路
５１でクロック信号３２Ｓを分周し、この分周された低
い周波数を用いて周期被計測パルス信号３１３の周期を
計数回路３６で計数するようにして、計数回路３６の計
数範囲を小さくしたので、従来の第３図のディジタル方
式の回路に比べて、計数位置検出回路５０及び可変分周
回路５１が増加するものの、計数回路３６のカウンタと
ラッチ回路３９のビット数が１５ビツトから１２ビツト
に減少し、ＲＯＭ容量が１９４５７ワードから１７９３
ワードに約１／１０に減少できる。これにより、ＲＯＭ
４０の回路規模を約１／１０に縮小でき、低コストが可
能となる。

また、本実施例においてＰＷＭ出力信号４１３の周波数
は、タイミング発生回路３７から出力されるロード信号
３７Ｓの周波数により決定され、そのロード信号３７３
の周波数を任意の値に選択可能である。そのため、従来
のアナログ方式の問題であった共振と針ぶれを簡単に解
決できる。さらに、本実施例の回路の精度は、発振回路
３２で発生するクロック信号３２８の精度によって決定
されるので、この発振回路３２として精度及び安定度の
高いものを使用すれば、従来のアナログ方式に比べて精
度が著しく良くなる。その上、周期被計測パルス信＄３
１８の１周期後には、ＰＷＭ出力信号４１３を出力する
ことが可能なため、応答性も改善される。

なお、本発明は図示の実施例に限定されず、種々の変形
が可能である。その変形例としては、例えば次のような
ものがある。

（ａ）　　微分パルス発生回路３５、タイミング発生回
路３７、計数回路３６、計数位置検出回路５０、及び可
変分周回路５１等の回路は、図示以外の回路で構成する
ことも可能である。

（ｂ）　　周期被計測パルス信号３’ｌＳの周波数がＰ
ＷＭ出力信号４１３の周波数（５０Ｈ７＞よりも高い場
合は、例えば増幅整形回路３１と同期被計測パルス入力
端子３３との間に、所定の分周比の分周回路を設け、そ
の入力端子３３上の周波数が５ＯＨ７付近になるように
すればよい。

（Ｃ）　　上記実施例では、指１１メータ型のタコメー
タ４３を使用したが、バー表示あるいはディジタル表示
の電子表示型タコメータにも適用できる。

例えば、電子表示型タコメータを使用する場合は、ＰＷ
Ｍ発生回路４１及びメータ駆動回路４２に代えて電子表
示器の制御・駆動回路を設け、ＲＯＭ４０のプログラム
とタイミング発生回路３７を変更すれば、実現可能であ
る。また、本発明は電子表示型タコメータ以外に、電子
表示型スピードメータ等の他のメータにも適用可能であ
る。

（発明の効果） 以上詳細に説明したように、本発明によれば、計数位置
検出回路により可変分周回路の分周数を変えてクロック
信号（基準周波数信号）の周波数を変え、その周波数を
計数回路の計数入力として供給する構成にしたので、計
数回路のビット数を減少でき、それによって周期データ
のビットも減少できる。そのため、ＲＯＭを用いて周期
データをＰＷＭデータに変換する場合には、そのＲＯＭ
の回路規模の縮小化とそれに伴なう低コスト化が可能と
なる。さらに、クロック信号に基づきＰＷＭデータから
メータ駆動制御信号を生成する構成にすれば、計測精度
及び応答性の向上が可能となる。従って、本発明は、例
えば周期被計測パルス信号の周波数が数日２〜数１０８
７と低く、しかもその周波数範囲が最大と最小で数１０
倍以上と広い回転体等のパルス周期計測回路として有効
であり、電子タコメータ、電子スピードメータ等の種々
の分野に適用できる。

【図面の簡単な説明】

第１図は本発明の実施例を示すパルス周期計測回路の構
成ブロック図、第２図は従来のアナログ方式のパルス周
期計測回路の構成ブロック図、第３図は従来のディジタ
ル方式のパルス周期計測回路の構成ブロック図、第４図
は周期の計数値・ＰＷＭ特性図、第５図（１）、（２＞
は第１図の微分パルス発生回路の回路図と信号波形図、
第６図は第１図のタイミング発生回路の回路図、第７図
は第１図の１２ビット計数回路の回路図、第８図は第１
図の計数位置検出回路の回路図、第９図は計数値・分周
数特性図、第１０図は第１図の６ビツト可変分周回路の
回路図である。 ３０・・・・・・センサ、３１Ｓ・・・・・・周期被計
測パルス信号、３２８・・・・・・基準周波数信号（ク
ロック信号）、３５・・・・・・微分パルス発生回路、
３６・・・・・・計数回路、３７・・・・・・タイミン
グ発生回路、４０・・・・・・ＲＯＭ１４１・・・・・
・ＰＷＭ発生回路、４２・・・・・・メータ駆動回路、
４３・・・・・・タコメータ、５０・・・・・・計数位
置検出回路、５１・・・・・・可変分周回路。

Claims (1)

1. 【特許請求の範囲】 周期被計測パルス信号を微分してその微分信号を出力す
   る微分パルス発生回路と、前記微分信号に基づき基準周
   波数信号のパルス数を計数して、前記周期被計測パルス
   信号のパルス数に対応した周期データを出力する複数ビ
   ットからなる計数回路とを備えたパルス周期計測回路に
   おいて、前記微分信号に基づき前記周期データから前記
   計数回路の計数位置を検出して分周セレクト信号を出力
   する計数位置検出回路と、 前記分周セレクト信号により選択した分周数で前記基準
   周波数信号を分周してその分周出力信号を前記計数回路
   へ計数入力として与える複数ビットからなる可変分周回
   路とを、 設けたことを特徴とするパルス周期計測回路。