JPH01162945A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ プログラムやハードウェアのデバッグ時にマイクロ命令
を１つだけ実行させる機能を備えた情報処理装置に関し
、 命令実行中にマシンチェックが起きても処理の継続を可
能にしてデバッグ効率を向上することを目的とし、 マシンチェックに基づ＜ＨＡＬＴ後にマイクロ命令を更
に１つ実行させるＨＡＬＴ制御回路を設ける。

［産業上の利用分野］ 本発明は、プログラムやハードウェアのデバッグ時にマ
イクロ命令を１つだけ実行させる機能を備えた情報処理
装置に関する。

マイクロプログラム方式の情報処理装置にあっては、プ
ログラムやハードウェアのデバッグの際にマイクロ命令
を１つだけ実行させる機能、即ちステップ機能が設けら
れている。

このステップ機能を用いれば、多数あるマイク口命令の
中の１つのマイクロ命令を取り出して実行させ、その実
行結果から適否を判断できるので、マイクロプログラム
やハードウェアのデバッグに極めて有効である。

ところで、ステップ機能による１つのマイクロ命令の実
行中に何らかの原因でパリティエラーやそのイ也のエラ
ーによるマシンチェックＭＣＫが起きた場合には、装置
の誤動作やメモリの破壊等を未然に防ぐためにＨＡＬＴ
するようにしている。

第４図は従来のステップ機能を実現するためのホルト制
御回路の一例を示す。

第４図において、１２はＳＴＡＲＴ信号のセット・リセ
ットを行なうレジスタを構成するＪＫ−ＦＦ、１４はＨ
ＡＬＴ信号のセット・リセットを行なうレジスタとして
のＤ−ＦＦ、１６は１−ＩＬＴＳＴ信号（ホルトステー
ト信号）のセット・リセットを行なうレジスタとしての
ＪＫ−ＦＦである。

ＳＴＡＲＴセツト・リセット用のＪＫ−ＦＦＩ２のＪ端
子にはスタートセットのためのデータＤ１がＳＥ倍信号
より許容状態にあるＡＮＤゲート１８を介して与えられ
、データＤ１が「１」のときＪＫ−ＦＦ１２のＳＴＡＲ
Ｔ出力が「１」にセットされる。

またＨＡＬＴセット・リセット用のＤ−ＦＦ１４のＤｉ
子にはトＩＡＬＴセットのためのデータＤ２が与えられ
、データＤ２が「１」になると、ＳＥ倍信号より許容状
態にあるＡＮＤゲート２０からのクロックＣＬＫに同期
してＨＡＬＴ出力が「１」にセットされる。

ＪＫ−ＦＦ１６のＪ、に端子にはＪＫ−ＦＦ１２からの
５ＲＡＲＴ信号及びＤ−ＦＦ１４からのＨＡＬＴ信号が
入力され、ＳＴＡＲＴ＝１でＨＡＬＴ＝Ｏのとぎクロッ
クＣＬＫに同期して１−１１ＴＳＴ出力（反転出力）が
ＨＡＬＴ状態を示す「１」からＨＡＬＴ解除状態を示す
ｒＯＪに反転し、マイクロ命令を１ステップ実行させる
スタート機能が得られる。またＳＴＡＲＴとＨＡＬＴが
共に「１」セットされると、同様にＨＬＴＳＴ出力をｒ
ＯＪに反転してマイクロ命令を１ステップ実行させるス
テップ機能が得られる。

一方、マイクロ命令の実行中のエラー検出に基づくマシ
ンチェック信号ＭＣＫはＪＫ−ＦＦ１６の出力に設けた
ＯＲゲート２２に入力され、このＯＲゲート２２の出力
をＨＬＴＳＴ信号とすることで、マシンチェック信号が
エラー検出により「１」となった時には、ＪＫ−ＦＦ１
６の出力の如何にかかわらずＨＬＴＳＴ信号を「１」と
してＨＬＴ８掛けるようにしている。

第５図にスタート機能によるマイクロ命令の実行中にマ
シンチェックが起きたときのタイミング説明図を示す。

まず時刻ｔ１のタイミングでデータＤ２＝１とすること
でり、−ＦＦ１４によりＨＡＬＴセット（１−ＩＡＬＴ
＝１　＞が行なわれると、このときＪＫ−ＦＦ１２によ
るＳＴＡＲＴ信号はｒＯＪであることから、次のクロッ
クＣＬＫによる時刻ｔ２のタイミングでＪＫ−ＦＦ１６
がリセットされ、その反転出力としてＯＲゲート２２か
らの１−ＩＬＴｓＴ信号が「１」となり、ＨＡＬＴ状態
に置かれる。

次の時刻ｔ３のタイミングでデータＤ１＝１、Ｄ２＝Ｏ
とすることでＪＫ−ＦＦ１２のセットによりＳＴＡＲＴ
信号が「１」となり、同時にＤ−ＦＦ１２のリセットで
ＨＡＬＴ信号がｒＯＪとなり、次のクロックＣＬＫによ
る時刻ｔ４のタイミングでＪＫ−ＦＦ１６がセットされ
てＯＲゲート２２から得られるｔ−（ＬＴＳＴ信号はｒ
ＯＪとなり、このスタート機能によってマイクロ命令が
１ステップ実行される。

このスタート機能によるマイクロ命令実行中の時刻ｔ５
でエラーが検出されてマシンチェック信号ＭＣＫが「１
」になると、ＯＲゲート２２からのＨＬ丁ＳＴ信号も時
刻ｔ６以降で「１」となり、次のクロックＣＬＫによる
時刻ｔ７のタイミングでＨＬＴＳＴ信号Ｆｉｌに基づ（
ＨＡＬＴ状態となる。

このようにマシンチェックによるＨＡＬＴ状態に至ると
、例えば時刻ｔ８のタイミングに示すように、チエツク
機能を実現するためにＳＴＡＲＴ及びＨＡＬＴ信号を共
に「１」とする同時セットによりＪＫ−ＦＦ１６の出力
をｒＯＪに反転しても、マシンチェック信号ＭＣＫが「
１」に保たれているため、ＯＲゲート２２の出力となる
ＨＬＴＳＴ信号は変化せず、ＨＡＬＴ状態が維持される
。

［発明が解決しようとする問題点］ しかしながら、このようなマシンチェックが起きたとき
のＨＡＬＴ状態への固定は、本来、エラー発生による装
置の誤動作やメモリ破壊を防止するためのものであるが
、装置のデバッグ時にあっては、マシンチェックによる
ＨＡＬＴ状態が逆に妨げとなってデバッグ効率が悪くな
るという問題がある。

即ち、ステップ機能によりあるマイクロ命令を実行中に
マシンチェックが起きた場合、マイクロ命令によっては
別のマイクロ命令あるいは次に続くマイクロ命令を実行
してみないとエラー発生の原因を突き止められない場合
がある。

しかし、従来装置にあっては、マシンチェックによりＨ
ＡＬＴした場合には、再スタートのためにマシンチェッ
クをクリアしなければならない。

このためマシンチェックをクリアした後のスタートでは
装置の状態が変ってしまい、マシンチェックの原因を突
き止めるために別のマイクロ命令や次に続くマイクロ命
令を実行しても、その原因を示すような実行結果は得ら
れず、デバッグがやりずらくなる。

本発明は、このような従来の問題点に鑑みてなされたも
ので、命令実行中にマシンチェックが起きても処理の継
続を可能にしてデバッグ効率を向上できる情報処理装置
を提供することを目的とする。

［問題点を解決するための手段］ 第１図は本発明の原理説明図である。

第１図において、１０はホルト制御回路であり、例えば
、スタート信号ＳＴＡＲＴとホルト信号トＩＡＬＴの同
時セットによりホルトステート信号トＩＬＴＳＴがｒＯ
Ｊとなってマイクロ命令を１ステップ実行し、実行後に
ホルトステート信号ＨＬＴＳＴを「１」としてＨＡＬＴ
停止するステップ機能を有し、更に、ステップ機能によ
るマイクロ命令の実行中にエラー検出に基づくマシンチ
ェック信号ＭＣＫ（＝１＞を受けると、ＨＡＬＴ停止す
る機能を備えている。

これに加えて本発明にあっては、マシンチェックによる
Ｈ　Ａ　Ｌ　Ｔ後に、ＳＴＡＲＴセツト（ＳＴＡＲＴ＝
１＞とＨＡＬＴの同時セット（ＳＴＡＲＴ＝ＨＡＬＴ＝
１）を行なうと、マシンチェック（ＭＣＫ＝１）が得ら
れていても、ホルトステートＨＬＴＳＴ信号を「０」と
して更にマイクロ命令を１つ実行することができるよう
に構成している。

［作用］ マシンチェックによりＨＡＬＴＬでも、マシンチェック
をクリアすることなく更にマイクロ命令を１ステップ実
行させることができるため、マシンチェック後のマイク
ロ命令の実行によりマシンチェックの原因となったエラ
ー発生原因を突き止めるための有効な情報を得ることが
できる。

例えばＳＴＡＲＴセツトによるスタート機能により別の
関連するマイクロ命令を１ステップ実行でき、一方、Ｓ
ＴＡＲＴとＨＡＬＴの同時セットによるステップ機能に
より次に続くマイクロ命令を１ステップ実行させること
ができ、デバッグ効率をより一層向上できる。

［実施例コ 第２図は本発明の情報処理装置で設けられるホルト制御
回路１０の一実施例を示した実施例構成図である。

第２図において、１２はホルトステート信号ＳＴＡＲＴ
のセット、リセットを行なうレジスタを構成するＪＫ−
ＦＦであり、Ｊ端子にはＳＥ倍信号より許容状態にある
ＡＮＤゲート１８を介してスタートセット用のデータＤ
１が入力されている。

尚、ＪＫ−ＦＦ１２のＱ出力はに端子に帰還接続されて
いる。このためＪＫ−ＦＦ１２はＱ＝Ｏとなるリセット
状態でＪ端子にデータＤ１を「１」とするセット入力を
受けると、クロックＣＬＫのタイミングでＱ＝１となる
セット状態に反転してＳＴＡＲＴ信号を「１」とする。

また、Ｑ＝１となるセット後にＪ端子がｒＯＪとなれば
、クロックＣＬＫに同期してＱ＝Ｏにリセットされる。

１４はＨＡＬＴ信号のセット、リセット用のレジスタを
構成するＤ−ＦＦであり、ＨＡＬＴ信号をセットするた
めのデータＤ２がＤ端子に入力され、このＤＧｉ子に対
する信号入力を受けた後のＡＮＤゲート２０を介して得
られるクロックＣＬＫのタイミングで入力データを読込
んでＨＡＬＴ信号を「１」又はｒＯＪとする。尚、ＡＮ
Ｄゲート２０はＡＮＤゲート１８と同様、ＳＥ倍信号よ
り許容状態におかれる。

１６はＪＫ−ＦＦ１２からのＳＴＡＲＴ信号及びＤ−Ｆ
Ｆ１４からＯＲゲート２４を介して得られるＨＡＬＴ信
号に基づいてＨＡＬＴ状態又はＨＡＬＴ解除状態を示す
ホルトスタート信号（以下ｒＨＬＴｓＴ信号」という）
のセット、リセットを行なうレジスタとしてのＪＫ−Ｆ
Ｆである。ＨＬＴＳＴ信号はＪＫ−ＦＦ１６の反転出力
Ｑから取出されており、ＨＬＴＳＴ信号が「１」となる
ＪＫ−ＦＦ１６のリセット状態でＨＡＬＴ状態となり、
ＨＬＴＳＴ信号が「０」となるＪ　Ｋ−Ｆ　Ｆ２Ｏのセ
ット状態でＨＡＬＴの解除状態、即ち命令実行状態とな
る。

ＪＫ−ＦＦ１６のに端子に対するＤ−ＦＦ１４からの１
−ＩＡＬＴ信号はＯＲゲート２４を介して与えられてお
り、このＯＲゲート２４の他方の入力にはマシンチェッ
ク信号（以下ｒＭＣＫ信号」という〉が入力されている
。ＭＣＫ信号は正常な命令実行状態でｒＯＪにあり、パ
リティエラーや他のエラーが検出されるとＭＣＫ信号は
「１」となる。

この第２図の実施例構成図に示したホルト制御回路１０
の状態は法要−１に示すようになる。

表−１ 即ち、表−１の動作状態表は、ＨＬＴＳＴ信号が「１」
となるホルト状態とＨＬＴＳＴ信号がｒＯＪとなる命令
実行状態に分けてＳＴＡＲＴ信号とＨＡＬＴ信号の信号
状態に基づく動作機能を示している。

まずＨＬＴＳＴ＝１となるホルト状態にあっては、ＳＴ
ＡＲＴ信号とＨＡＬＴ信号が（００）及び（０１）のと
きホルト状態に変化がなく、（１０）となるとスタート
機能によりマイクロ命令を１ステップ実行する実行状態
に切換ねり、また（１１）となるとステップ機能により
マイクロ命令を１ステップ実行する実行状態に切換ねる
。

一方、ＨＬＴＳＴ＝Ｏとなる命令実行状態にあっては、
ＳＴＡＲＴ信号とＨＡＬＴ信号が（００）（０１）とな
っても命令実行状態は変化せず、（０１）又は（１１）
となって初めてホルト状態に切換わる。

次に、第３図のタイミング説明図を参照して第２図の実
施例構成図の動作を説明する。

第３図において、初期状態にあっては、ＨＬＴＳＴ＝Ｏ
となる命令実行状態に切換ねって１つのマイクロ命令の
実行中にあり、このマイクロ命令の実行中の時刻ｔ１で
エラー発生によりＭＣＫ信号がＭＣＫ＝１に立上がった
とする。ＭＣＫ信号が「１」に立上がると次のクロック
ＣＬＫが得られる時刻ｔ２のタイミングでＪＫ−ＦＦ１
６がリセットされて出力Ｑ＝１となることでＨＬＴＳＴ
信号が「１」に反転し、マシンチェックに基づくホルト
状態となる。

このようにマシンチェックに基づくホルト状態になった
後、従来装置にあってはスタート機能おるいはステップ
機能による更に１つのマイクロ命令の実行はできなかっ
たが、本発明の実施例にあっては、次のようにしてマシ
ンチェック後にマイクロ命令を１つ更に実行させること
ができる。

即ち、時刻ｔ２でマシンチェックによりＨＬＴＳＴ＝１
となった状態でデータＤ１＝１、Ｄ２＝Ｏに１クロック
期間に亘ってセットすると、例えば時刻ｔ３のタイミン
グでＪＫ−ＦＦＩ　２がセットされてＱ出力としてのＳ
ＴＡＲＴ信号が「１」となる。このようにＳＴＡＲＴ信
号が「１」になるとＪＫ−ＦＦ１６のＪ、に端子は共に
「１」となり、次のクロックＣＬＫｔｆｉ４１られる時
刻ｔ４のタイミングでＪＫ−ＦＦ１６がリセットされて
ＨＬＴＳＴ＝Ｏとなり、またＪＫ−ＦＦ１２は時刻ｔ４
のタイミングでスタート信号がｒＯＪになり、ｔ７のタ
イミングではＪＫ−ＦＦ１６は再びＨＬＴＳＴ＝１とな
る。上記の動作によりマシンチェックを受けていてもマ
イクロ命令を１つ実行することができる。更に、時刻ｔ
５に示すようにデータＤ１＝１、Ｄ２＝１とすることで
ＪＫ−ＦＦ１２からのＳＴＡＲＴ信号及びＤ−ＦＦ１４
からのＨＡＬＴ信号が共に「１」になると、次のクロッ
クＣＬＫによる時刻ｔ６のタイミングでＪＫ−ＦＦ１６
がリセットされて、ＨＬＴＳＴ＝Ｏとなることで更に１
つのマイクロ命令を実行させることができる。

尚、時刻ｔ６におけるＨＬＴＳＴ＝Ｏとする命令実行に
市っては、ＨＡＬＴを時刻ｔ５で「１」としているが、
ＯＲゲート２４からはＨＡＬＴ信号の如何に係わらず時
刻ｔ１で得られたＭＣＫ＝１がＪＫ−ＦＦ１６のに端子
に与えられているため、結果的には時刻ｔ３においてＳ
ＴＡＲＴ信号を「１」にセットしたことと同じになる。

このように第２図の実施例にあってはマシンチェックに
よるＨＡＬＴ状態にあっては、ホルト制御回路１０のス
タート機能を実現するためのＳＴＡＲＴ信号の「１」へ
のセット、若しくはステップ機能を実現するためのＳＴ
ＡＲＴ信号とＨＡＬＴ信号の「１」への同時セットのい
ずれかによりマシンチェックによるＨＡＬＴ状態で更に
マイクロ命令を１つ実行させることができ、マシンチェ
ックをクリアせずに次の処理に進めることができるため
、マシンチェック後のマイクロ命令の実行で得られた情
報からエラー発生原因や発生場所を容易に知ることが可
能となり、デバッグの効率をより一層高めることができ
る。

尚、第２図の実施例はハードウェアで構成されたホルト
制御回路１０を例にとるものであったが、本発明はこれ
に限定されず、プログラム制御により前記衣−１の状態
表を満足するホルト制御処理を行なうようにしてもよい
。

［発明の効果］ 以上説明してきたように本発明によれば、マシンチェッ
クによりホルトしても更にマイクロ命令を１つ実行させ
ることが可能なため、デバッグの効率を向上することが
できる。

【図面の簡単な説明】

第１図は本発明の原理説明図； 第２図は本発明の実施例構成図； 第３図は本発明のホルト制御のタイミング説明図：第４
図は従来のホルト制御構成図； 第５図は従来のホルト制御のタイミング説明図である。 図中、 １０：ホルト制御回路 １２．１６：ＪＫ−ＦＦ １４：Ｄ−ＦＦ １８．２０：ＡＮＤゲート ２４：ＯＲゲート

Claims (2)

【特許請求の範囲】
1. （１）デバッグ時等にマイクロ命令を１つ単位で実行し
   、該マイクロ命令の実行中にエラー検出に基づくマシン
   チェックＭＣＫが得られるとホルトする情報処理装置で
   あつて、 マシンチェックＭＣＫに基づくホルト後に更にマイクロ
   命令を１つ実行させるホルト制御回路（１０）を設けた
   ことを特徴とする情報処理装置。
2. （２）前記ホルト制御回路（１０）は、ＳＴＡＲＴ信号
   のセット又はＳＴＡＲＴ信号とＨＡＬＴ信号の同時セッ
   トによりマシンチェックＭＣＫに基づくホルト後に更に
   マイクロ命令を１つ実行させることを特徴とする特許請
   求の範囲第１項記載の情報処理装置。