JPH01163684A - 論理回路基板の診断方式 - Google Patents
論理回路基板の診断方式Info
- Publication number
- JPH01163684A JPH01163684A JP62321253A JP32125387A JPH01163684A JP H01163684 A JPH01163684 A JP H01163684A JP 62321253 A JP62321253 A JP 62321253A JP 32125387 A JP32125387 A JP 32125387A JP H01163684 A JPH01163684 A JP H01163684A
- Authority
- JP
- Japan
- Prior art keywords
- vlsi
- pull
- logic circuit
- circuit board
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理回路基板の診断に係り、特に論理回路内の
部品にプローブピンを接触させテストを行なうインサー
キットテストを適用し、ｖＬＳＩの診断に好適な方式に
関する。
部品にプローブピンを接触させテストを行なうインサー
キットテストを適用し、ｖＬＳＩの診断に好適な方式に
関する。
従来の装置は、実開昭６２−１１６６７７号公報に記載
のように、インサーキットテストにおいて部品に接触さ
せるプローブピンの接触不良を対策する方法について述
べである。
のように、インサーキットテストにおいて部品に接触さ
せるプローブピンの接触不良を対策する方法について述
べである。
〔発明が解決しようとする問題点〕１．。
上記従来技術は、論理回路基板上の部品に接触させるプ
ローブピンの接触不良に対する点につい。
ローブピンの接触不良に対する点につい。
では配慮されているが、回路上の部品、特に近年４、大
幅に採用されて来たμコン等の市販のＶＬＳｊ、および
ゲートアレイ、カスタムのＶＬＳＩ等のｖｌ−１ＬＳＩ
のテスト方法については配慮されておらず、テストパタ
ーン作成については、ＶＬＳＩの入力（信号ピン）が電
源、グランド、入力ピン同志の結線等がない場合、は比
較的容易にテストパターン作成が可能であるが、前記結
線がある場合、テストパターンの作成が大変であった。
幅に採用されて来たμコン等の市販のＶＬＳｊ、および
ゲートアレイ、カスタムのＶＬＳＩ等のｖｌ−１ＬＳＩ
のテスト方法については配慮されておらず、テストパタ
ーン作成については、ＶＬＳＩの入力（信号ピン）が電
源、グランド、入力ピン同志の結線等がない場合、は比
較的容易にテストパターン作成が可能であるが、前記結
線がある場合、テストパターンの作成が大変であった。
本発明の目的はこのような論理回路基板に搭載されたＶ
ＬＳＩのインサーキットテストを容易に行なうための回
路を提供することにある。
ＬＳＩのインサーキットテストを容易に行なうための回
路を提供することにある。
上記目的は論理回路基板に搭載されたＶＬＳＩのインサ
ーキットテストを容易に行なうため、入力ピンが電源、
グランド、入力ピン同志の結線された回路をそれぞれ、
プルアップ抵抗、プルダウン抵抗、およびバッファ回路
を挿入し、ＶＬＳＩ、、。
ーキットテストを容易に行なうため、入力ピンが電源、
グランド、入力ピン同志の結線された回路をそれぞれ、
プルアップ抵抗、プルダウン抵抗、およびバッファ回路
を挿入し、ＶＬＳＩ、、。
をフリーな状態にしてテストすることによシ達成される
。
。
論理回路基板に搭載されたＶＬＳＩをテストするために
、入出力ピンに接触されたプローブピンにテスタからＶ
ＬＳＩの入力ピンに入カバターンを印加し、出カバター
ンを吸い上げ期待値と比較し、合否判定を行なう。この
時ＶＬＳＩの入力ピンは電源、グランド、および自己結
線がないため、受入テスタのテストパターンの制限がな
いため、誤動作することがない。
、入出力ピンに接触されたプローブピンにテスタからＶ
ＬＳＩの入力ピンに入カバターンを印加し、出カバター
ンを吸い上げ期待値と比較し、合否判定を行なう。この
時ＶＬＳＩの入力ピンは電源、グランド、および自己結
線がないため、受入テスタのテストパターンの制限がな
いため、誤動作することがない。
以下、本発明の一実施例を図により説明する。
論理回路基板１０に搭載されたＶＬＳｌｌのインサーキ
ットテストを行なうため、ＶＬＳＩ１の入出力ピンにプ
ローブピン３−１．３−２を接触させ、前記Ｖ Ｌ Ｓ
Ｉ １ ノ前段回路２ １ 、 ２ ２ 、 ５にプ
ローブピン３−３を接触させる。前記ＶＬＳ１１に複数
（この例は２つ）のプルアップはプルアップ抵抗４−１
．４−２の如く分割して設ける。（、。
ットテストを行なうため、ＶＬＳＩ１の入出力ピンにプ
ローブピン３−１．３−２を接触させ、前記Ｖ Ｌ Ｓ
Ｉ １ ノ前段回路２ １ 、 ２ ２ 、 ５にプ
ローブピン３−３を接触させる。前記ＶＬＳ１１に複数
（この例は２つ）のプルアップはプルアップ抵抗４−１
．４−２の如く分割して設ける。（、。
グランドに接続されるピンはプルダウン抵抗４−３を設
ける。自己結線はバッファ２−１．２−２を設けること
によシ分断する。
ける。自己結線はバッファ２−１．２−２を設けること
によシ分断する。
こうすることによりＶＩ・Ｓ１１はフリー状態となりテ
ストパターンにＶＬＳ Ｉ １単体のテストパターン（
例えば受入テスト用）をそのまま適用することが出来る
。特に近年採用されているＩ、 Ｓ ＳＤ等のテストパ
ターンの適用には最適である。
ストパターンにＶＬＳ Ｉ １単体のテストパターン（
例えば受入テスト用）をそのまま適用することが出来る
。特に近年採用されているＩ、 Ｓ ＳＤ等のテストパ
ターンの適用には最適である。
本発明によれば、論理回路基板搭載のＶＬＳＩ（μコン
、ゲートアレイ等）のインサーキットテストを行なうた
めに受入テストのプログラムがあれば新規にテストパタ
ーンを作成する必要がなく、かつ高検出率のテストが可
能となり絶大な効果がある。
、ゲートアレイ等）のインサーキットテストを行なうた
めに受入テストのプログラムがあれば新規にテストパタ
ーンを作成する必要がなく、かつ高検出率のテストが可
能となり絶大な効果がある。
図は本発明の一実施例の論理図である。
１・・・ＶＬＳＩ、
２−１．２−２・・・バッファ、
３−１．３−３・・・プローブピン、 １
，１４−１・・・プルアップ抵抗、 ４−２・・・プルダウン抵抗、 ５・・・ＶＬＳＩ前段回路。
，１４−１・・・プルアップ抵抗、 ４−２・・・プルダウン抵抗、 ５・・・ＶＬＳＩ前段回路。
Claims (1)
- １、ゲートアレイ、マイクロコンピュータ等のＶＬＳＩ
（ＶｅｒｙＬａｒｇｅＳｃａｌｅＩｎｔｅｇｌａｔｉｏ
ｎ）を搭載した論理回路基板において、前記論理回路基
板を部品リード部にプローブピンを接触させ、各部品毎
にテストを行なうインサーキットテスト等の診断を行な
うため、前記ＶＬＳＩの入力ピンが電源、グランド、お
よび入力ピン同志の結果、および入力ピン、出力ピン間
の自己結線のある回路に、前記ＶＬＳＩの入力ピンの電
源接続にはプルアップ抵抗を設け、グランド接続にはプ
ルダウン抵抗を設け、前記自己結線回路間にバッファを
設けることにより、テストを容易にしたことを特徴とす
る論理回路基板の診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321253A JPH01163684A (ja) | 1987-12-21 | 1987-12-21 | 論理回路基板の診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62321253A JPH01163684A (ja) | 1987-12-21 | 1987-12-21 | 論理回路基板の診断方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01163684A true JPH01163684A (ja) | 1989-06-27 |
Family
ID=18130515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62321253A Pending JPH01163684A (ja) | 1987-12-21 | 1987-12-21 | 論理回路基板の診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01163684A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689990A (ja) * | 1992-04-29 | 1994-03-29 | Motorola Inc | ゲートアレイ |
-
1987
- 1987-12-21 JP JP62321253A patent/JPH01163684A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0689990A (ja) * | 1992-04-29 | 1994-03-29 | Motorola Inc | ゲートアレイ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Jha et al. | Testing of digital systems | |
| ELzig | Automatic test generation for stuck-open faults in CMOS VLSI | |
| DE102004058753A1 (de) | Verifizierung von Integrierte-Schaltung-Tests unter Verwendung einer Testsimulation und einer Integrierte-Schaltungs-Simulation mit einem simulierten Ausfall | |
| US4161276A (en) | Complex logical fault detection apparatus and method | |
| DE69419269T2 (de) | Verfahren zur automatischen Ermittlung von offenen Schaltkreisen | |
| JPH01163684A (ja) | 論理回路基板の診断方式 | |
| Parker | Defect coverage of boundary-scan tests: What does it mean when a boundary-scan test passes? | |
| DE602004008234T2 (de) | Automatisches detektieren und routen von testsignalen | |
| Shashidhara et al. | Board level JTAG/boundary scan test solution | |
| JPH03211481A (ja) | Ｌｓｉテスト回路 | |
| Wadsack | Design verification and testing of the WE 32100 CPUs | |
| JP2837703B2 (ja) | 故障診断装置 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JP2595029B2 (ja) | 診断容易化回路を有するｌｓｉ | |
| TW202018509A (zh) | Sas連接器導通檢測系統及其方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH0674992A (ja) | プリント配線板上の試験しようとする点の数を減らす システム及び方法 | |
| JP2595263B2 (ja) | テストパターン自動作成方式 | |
| Shimino | An efficient logical fault diagnosis for combinational circuits using stuck-at fault simulation | |
| Speranskii | Design of self-checking test diagnostic circuits for combination devices. | |
| JPH01127971A (ja) | 導通検査方式 | |
| JPS60225441A (ja) | Ｌｓｉのテスト方法 | |
| JPS63244664A (ja) | 集積回路装置 | |
| JPH03211479A (ja) | テスト容易化回路 | |
| JPS58106478A (ja) | 試験方式 |