JPH01127971A - 導通検査方式 - Google Patents
導通検査方式Info
- Publication number
- JPH01127971A JPH01127971A JP62286520A JP28652087A JPH01127971A JP H01127971 A JPH01127971 A JP H01127971A JP 62286520 A JP62286520 A JP 62286520A JP 28652087 A JP28652087 A JP 28652087A JP H01127971 A JPH01127971 A JP H01127971A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- power source
- short
- circuit board
- signal pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、I−Oピンの導通検査に関し、特にニー〇ピ
ンが回路基板裏側に存在する際のI−Oピンの導通検査
方式に関する。
ンが回路基板裏側に存在する際のI−Oピンの導通検査
方式に関する。
従来、この種の検査は、直接導通チェックな行いたい回
路基板裏側のI−Oピンと表面信号パターン間で行って
いた。
路基板裏側のI−Oピンと表面信号パターン間で行って
いた。
上述した従来のニー〇ピン導通検査は、回路基板裏側I
−0ピンと表面側の信号パターンとを直接ブロービング
して検査するので裏側I−Oピンのプローブを固定し、
さらに表面側の信号パターンをプローブする為に手間が
掛かり、また、一般的な自動プローブ装置での検査は出
来ないという欠点がある。
−0ピンと表面側の信号パターンとを直接ブロービング
して検査するので裏側I−Oピンのプローブを固定し、
さらに表面側の信号パターンをプローブする為に手間が
掛かり、また、一般的な自動プローブ装置での検査は出
来ないという欠点がある。
本発明のI−0ピン導通検査方式は、回路基板裏側のI
−Oピンの電源ピンと信号ピンをショートさせ、このこ
とにより回路基板表面上の検査対象となる信号パターン
と電源パッドとの導通検査を実施する。
−Oピンの電源ピンと信号ピンをショートさせ、このこ
とにより回路基板表面上の検査対象となる信号パターン
と電源パッドとの導通検査を実施する。
次に、本発明について図面を参照して説明する。
第1図は、本発明の一実施例を示す構成図である。
被検査回路基板lのI−Oピン4をI−Oピンシヨート
治具5でショートさせる。プローバーA2及びプ四−バ
ーB3にて電源パッド6とI−0パッド7間の導通を検
査する。
治具5でショートさせる。プローバーA2及びプ四−バ
ーB3にて電源パッド6とI−0パッド7間の導通を検
査する。
第2図は、本発明の縦断面図である。
以上説明したように本発明は、回路基板検査において基
板裏側にI−Oピンを有するものに関し、表面信号パタ
ーンとI−Oピンとの導通検査を行う際、I−Oピンを
ニー○ピンショート治具にて信号I−0ピンと電源ニー
○ビンをショートさせ、表面の信号パターンと電源パッ
ド間の導通検査をすることで、同等の検査結果が得られ
るという効果がある。
板裏側にI−Oピンを有するものに関し、表面信号パタ
ーンとI−Oピンとの導通検査を行う際、I−Oピンを
ニー○ピンショート治具にて信号I−0ピンと電源ニー
○ビンをショートさせ、表面の信号パターンと電源パッ
ド間の導通検査をすることで、同等の検査結果が得られ
るという効果がある。
このことは、特に自動プローブ装置で検査を行う際に効
果がある。
果がある。
また、裏側I−0ピンの代替えに電源パッドを利用する
ことで直接裏側I−Oピンとの抵抗値を測定した結果に
近い値が得られる。これは、信号パターンに比べて電源
パターンの抵抗値が小さい為である。
ことで直接裏側I−Oピンとの抵抗値を測定した結果に
近い値が得られる。これは、信号パターンに比べて電源
パターンの抵抗値が小さい為である。
第1図は、本発明の実施例を示す図および第2図は第1
図の縦断面図である。 1・・・・・・被検査回路基板、2・・・・・・プロー
バーA、3・・・・・・プローバーB、4・・印・ニー
oピン、5・・・・・・I−0ピンシヨート治具、6・
・・・・・電源パッド、7・・・・・・I−〇パッド、
8・・・・・・電源I−0ピン、9・・・・・・信号I
−〇ピン、10・・・・・・電源層。 代理人 弁理士 内 原 音
図の縦断面図である。 1・・・・・・被検査回路基板、2・・・・・・プロー
バーA、3・・・・・・プローバーB、4・・印・ニー
oピン、5・・・・・・I−0ピンシヨート治具、6・
・・・・・電源パッド、7・・・・・・I−〇パッド、
8・・・・・・電源I−0ピン、9・・・・・・信号I
−〇ピン、10・・・・・・電源層。 代理人 弁理士 内 原 音
Claims (1)
- 回路基板のパターン検査において、I−Oピンを基板
裏側に有する回路基板のI−Oピンと表面信号パターン
との導通チェックをI−Oピンの信号及び電源ピンを全
てショートさせて、表面信号パターンと表面電源パッド
との導通をチェックすることにより行うことを特徴とす
る導通検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286520A JPH01127971A (ja) | 1987-11-13 | 1987-11-13 | 導通検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286520A JPH01127971A (ja) | 1987-11-13 | 1987-11-13 | 導通検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01127971A true JPH01127971A (ja) | 1989-05-19 |
Family
ID=17705472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286520A Pending JPH01127971A (ja) | 1987-11-13 | 1987-11-13 | 導通検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01127971A (ja) |
-
1987
- 1987-11-13 JP JP62286520A patent/JPH01127971A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01127971A (ja) | 導通検査方式 | |
| US4328264A (en) | Method for making apparatus for testing traces on a printed circuit board substrate | |
| JPH03211481A (ja) | Lsiテスト回路 | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| JPH09186418A (ja) | バウンダリスキャンテストにおけるプリント配線板の接続構造 | |
| CN205427134U (zh) | 集成电路测试载板 | |
| JPS6033064A (ja) | パターン検査装置の自己診断方法 | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JPH01297563A (ja) | プリント基板のスルーホール抵抗測定方法および装置 | |
| JPS59206776A (ja) | プリント配線板の検査装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH07104023A (ja) | プリント基板検査方法 | |
| JPH0419574A (ja) | プリント配線板の検査治具 | |
| JPH0611462Y2 (ja) | 基板検査用コンタクトプローブ | |
| JPH01242973A (ja) | 回路基板パターンのオープン・ショート検査方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPS6122268A (ja) | プリント基板検査機 | |
| JPH02190773A (ja) | 印刷配線板の検査方法 | |
| JPH01182763A (ja) | 回路を有する基板の導通性チェック方法 | |
| JPH03229167A (ja) | 配線基板検査装置 | |
| JPH08288597A (ja) | プリント配線基板 | |
| JPS61180153A (ja) | プリント配線基板の試験装置およびその方法 | |
| JP2004144759A (ja) | 検査装置及び検査方法 | |
| JPH0567188B2 (ja) | ||
| JPH0348181A (ja) | プリント基板の分割導通検査方法 |