JPH01169924A - 不純物拡散方法 - Google Patents

不純物拡散方法

Info

Publication number
JPH01169924A
JPH01169924A JP62267582A JP26758287A JPH01169924A JP H01169924 A JPH01169924 A JP H01169924A JP 62267582 A JP62267582 A JP 62267582A JP 26758287 A JP26758287 A JP 26758287A JP H01169924 A JPH01169924 A JP H01169924A
Authority
JP
Japan
Prior art keywords
boron
disk
wafer
boron disk
predetermined
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62267582A
Other languages
English (en)
Other versions
JPH0324055B2 (ja
Inventor
Manon Plante
マノン・プラント
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of JPH01169924A publication Critical patent/JPH01169924A/ja
Publication of JPH0324055B2 publication Critical patent/JPH0324055B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/12Diffusion of dopants within, into or out of semiconductor bodies or layers between a solid phase and a gaseous phase
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material

Landscapes

  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体の製造方法に関し、詳述すれば、P型
材料としてボロンを用いてCMOS (相補型金属酸化
物半導体)デバイスを製造する方法に関する。
(従来の技術) バイポーラとMOSとを製造するのに、ここ長年にわた
り、拡散技術が使われている。従来の拡散技術は、よく
知られているように三つのカテゴリー、即ち、固相拡散
法、液相拡散法、イオンインプランテーション(イオン
注入)法とに分けられている。いずれも、シリコン基板
用ウェハーにP型材料を注入するのに、2ステツプ法が
採られている。
2ステツプ法によれば、プレデボジッションと呼称され
ている第1ステツプで、固相源、液源、高エネルギーイ
オンビーム源のいずれかからP型材料をシリコンウェハ
ーに深く注入している。この固相源として従来用いられ
ているものは、複数の窒化ボロンのウェハーであって、
石英ポート上にシリコンウェハーと交互に配置されてい
る。また、従来より使われている液源としては、一般に
、BBr tの如くの気化注入物(ドーパント)からな
り、これを、ウェハーが配置されている石英ポートを囲
繞するシリカ製封管ないし炉芯管からなる反応室に導入
している。
元素としてのボロンは、B2O2とシリコンウェハーと
の間での表面反応により生成されるようになっている。
このように生成されたボロン元素はシリコンウェハーに
拡散してボロン注入層を形成するが、その時のボロンの
表面濃度は、シリコンウェハーの温度における固溶度の
限界値に相当している。B、03の濃度が多ければ、一
般にボロンスキンと呼称されていて、ボロンの含量が高
い数百オングストロームの厚さのホウ化シリコンの表面
層が形成されることになる。
他方、第1ステツプの後に実施される第2ステツプは、
低温酸化とか、単に拡散とか、アニールとか幾つかの呼
びがたがあるが、このステップでは、酸化雰囲気の下で
ウェハーを加熱することにより、所定の深さにわたり注
入物を基板に拡散させている。その際、ウェハーを加熱
する手段としては、拡散炉、黒鉛反応釜、それに高エネ
ルギー照射ランプなどが知られている。
ボロンスキンの内層のシリコンは、一般にN、の如くの
不活性ガスを酸素とともに反応室へ導入して酸化させら
れ、その後弗化水素酸の下でアンダーカットすることに
よりスキンを除去する。活発なN7分子によるシリコン
ウェハーの暴露面の点食(ピッチング)は、酸素の作用
により防がれており、また、ウェハーを加熱することに
より、ウェハーに対する損傷を効果的に除去できる。
従来の金属酸化物半導体の製造方法においては、前記し
た第1ステツプにおいてP型注入物をイオンインプラン
テーション法により注入するのが一般的である。その際
、不純物のビームを高エネルギーに加速した後、シリコ
ンウェハーの表面に照射することで、所定深さにわたっ
て不純物を注入させている。
イオンインプランテーション法が始めて受は入れられる
ようになった契機は、PチャンネルMOSトランジスタ
ーの閾値電圧が調節できるからであった。MOS)ラン
シスターの閾値電圧(ターンオン電圧)は、トランジス
ターのゲート部位の直下における基板への注入の度合(
substratedoping)の関数として定まる
から、イオンインプランテーション法でゲート酸化物を
介して不純物を注入することにより、トランジスターの
閾値電圧を一層好ましいレベルへと下げることができる
その後、フォトレジストを用いた操作とともに余分のイ
オンインプランテーションのステップを用いると、エン
ハンスメント形(通常はオフ)とデイプリージョン形(
通常はオン)との両方のトランジスターを同一チップ上
に作ることができ、従って、回路設計の自由度が非常に
広くなる利点があることが知られるようになった。
イオンインプランテーション法は、NMOS集積回路を
製作するには特に好ましいものとなっている。このよう
な回路における酸化物の固定表面電荷密度は、場合によ
っては、浅く注入したP型シリコン基板の表面を反転さ
せるに十分なものである。それ故、P型不純物を酸化物
とシリコンとの界面の直下に注入するのにイオンインプ
ランテーション法を利用するのが普通であり、そうする
ことで表面電荷密度による影響と相殺することができる
。この方法でも、前述のように同一ウニバー上1こエン
ハンスメント形とデイプリージョン形との両方のトラン
ジスターが作れるように、リンを注入する工程を別に用
いている。
さらに、イオンインプランテーション法は、CMO9)
ランシスターのP型ウェルを形成するのに、プレデボジ
ッション源としても利用されている。
しかし、イオンインプランテーション法を実施するのに
用いる装置ないし設備は、ハイテクを要する複雑なもの
である。従って、従来の固相拡散技術ないし液相拡散技
術に比べれば、イオンインプランテーション法は半導体
の不純物注入法としては非常にコストのかかるものであ
る。また、イオンインプランテーション法にはこの他に
問題点がないわけでもなく、例えば、高エネルギーイオ
ン照射(ion bombardment)を行ってい
ることからシリコン結晶構造に損傷を与えやすい。
殆どのNMOS製造方法では主たる注入物としてリンが
使われていることから、大部分のMO8製造工場では、
所要の浅い接合ができ、しかも、MOSデバイスを製造
するのに必要な高抵抗率が得られるボロン注入法を開発
する試みは、今までなされていなかった。これは、当業
界にあって長年にわたり根ざした、イオンインプランテ
ーション法に対する偏見と固相拡散技術に対する先入観
の所産である。
例えば、バイポーラトランジスターの製造において用い
られている窒化ボロンのウェハーは、絶対といえるほど
、湿気にさらすことは許されない。
しかも、ボロンのウェハーはナトリウム、リチウム、カ
リウムなどのイオンによる汚染を受けやすく、また、使
用するに先立って積み重ねたり、貯蔵していると、粒子
による汚染を受けやすいなど取扱い上、問題点がある。
バイポーラトランジスターはシリコン内で作用するが、
MOSデバイスは、シリコンの表層で作用する。従って
、バイポーラデバイスの製法の研究は、遥かに強力なイ
オンインプランテーション装置がなければ困難な深層接
合をいかにして作るか、に集中されていた。それがため
に、バイポーラデバイスを製造するに当たっては固相拡
散技術を、また、浅層接合形MOSデバイスを製造する
に当たってはイオンインプランテーション法を利用する
のが当然の帰結になっている。
(発明の趣旨) 本発明は、従来のイオンインプランテーション法に代わ
る方法にして、P+シート抵抗が全体にわたって小さい
浅層接合を備えることで特徴ずけられるMOSデバイス
を製造するために、半導体基板に固相材料源、即ち、ボ
ロンディスクからP型不純物を拡散させる方法を提供す
るのを目的としたものである。
本発明で用いるボロンディスクとしては、米国ニューシ
ャーシー州のエミュールシトーン(Emul−sito
ne)社より商標[ボロディスク(Borodisc)
Jとして販売されているものがあるが、従来使われてい
る窒化ボロンウェハーにとって代わるものであり、主と
して大型バイポーラデバイス(largegeomet
ry bipolar device)の製造に使われ
ているものである。
本発明の方法は、概して、まずパッシベーション(表面
安定化)を行い、その後酸化させることで、P型不純物
を含有するボロンディスクを一枚、ないし、複数枚用意
するところから始まり、その後、拡散操作するに先立っ
て保存しておく。保存している間、酸化工程を周期的に
繰り返して、ボロンディスクの表面に充分な酸化物が形
成されるようにする。
拡散工程においては、反応室内の石英ポート上に一枚か
、それ以上の基板となるウェハーとともにボロンディス
クを配置しておく傍ら、窒素と酸素の混合気を、所定温
度の下で所定時間にわたって、ボロンディスクに浴びせ
る。そうすれば、P型ボロンがボロンディスクからウェ
ハーの表層に拡散される。
本発明の好ましい実施例においては、前述のパッシベー
ション工程は、反応室内の石英ポートにボロンディスク
を載置する傍ら、所定流量と所定温度の窒素ガスに所定
時間にわたりそのボロンを暴露させることにより実施さ
れる。このパッシベーションにより、ディスクに含まれ
るボロンが表面に流出して表面上の湿気を拭去するよう
になる。
また、前記した酸化工程は、パッシベーションしたディ
スクを、所定流量と所定温度の酸素ガスに所定時間にわ
たって暴露させることにより実施され、そうすることで
ディスクの表面状にボロンの含量が高い酸化層が生成さ
れる。
(実施例) 以後、添付図面を参照しながら、本発明の好ましい実施
例を詳述する。尚、添付図面は第1図のみであって、本
発明による方法を実施するにあたって用いられる拡散装
置を概略側断面図にて示すものである。
前述のようにエミュールシトーン社より販売されている
ボロンディスクは、P型シリコンウェハー上にB203
/BN/5iOzを積層形成したものである。
一般にこのボロンディスクは4個の容器に包装され、そ
のうち2個の容器は気密状にシールされているのが普通
である。このようにボロンディスクはしっかりと包装さ
れているから、そのボロンディスクを実地使用するに先
立っては、従来窒化ボロンウェハーを使用するときには
洗浄が必要だったのに比べて、そのような洗浄を行う必
要はない。
本発明の方法を実施するには、−例として第1図に示し
た拡散装置を用いる。この拡散装置は、ボロンディスク
lを支えるスロットが形成されている石英ポート3と、
反応室を構成するシリカ製炉芯管4とを備え、炉芯管4
は、その内部に石英ポート3を収容した状態で加熱炉5
に挿入されるようになっている。
炉芯管4の一端は石英板4aが取り付けられており、こ
の石英板4aには穴(図示せず)が形成されているので
、反応室内で生成した排ガスがこの穴を介して外部に流
出し、かくて、図示しない排気ファンにより排ダクト6
へと排出されるようになっている。
ボロンデイスジlを石英ポート3上に載置するにあたっ
ては、所定数のスロットおきに載置する。
例えば、石英ポート3上のスロットの数が50スロツト
であり、前記所定数(空けておくべきスロットの数)が
3スロツトとすれば、13枚のボロンディスクが載置さ
れることになる。炉芯管4としては、一般に4基の石英
ポートを収容できるが、石英ポートと加熱炉のいずれか
、または、両方の構造によっては、石英ポートの収容能
力を5基ないし6基とすることもできる。
石英ポート3に載置したボロンディスクlを炉芯管4内
の反応室に装填したのち、温度が好ましくは1020℃
で、窒素ガスが4.0 slpm (1針当たりの基準
リットル)の流量で流れている窒素雰囲気の下で約45
分にわたって、パッシベーションを行う。その際、窒素
ガスはボンベ8から弁10を介して、炉芯管4の他端に
形成した供給ロアを経て反応室に供給される。そうする
と、ガラス状のボロン膜がボロンディスクlの表面に滲
出し、これが注入物の表面を均し、また、その表面に付
着している湿気を拭去するようになる。
このようにパッシベーションを行った後は、パッシベー
ションしたディスクを、温度が好ましくは1020℃で
、酸素ガスが4.0 slpm (1針当たりの基準リ
ットル)の流量で流れている酸素雰囲気に暴露すること
により、酸化させる。この酸化作用により、ディスクの
表面上にはボロンの含量が高い酸化層が生成される。こ
の酸素ガスも、窒素ガスと同様に、ボンベ9から弁11
と供給ロアとを介して反応室に供給される。
ボロンディスクを保存するには、そのボロンディスクl
を炉芯管4に装填して、温度が約50℃で、窒素ガスが
8.Oslpmの流量で流れている窒素雰囲気に暴露さ
せるのが好ましい。
拡散工程を実施するに当たっては、第1図に示したよう
に、ボロンディスクlとシリコンウェハー2とを、−枚
のボロンディスク1の両側に一対のシリコンウェハー2
が位置するように石英ポート上に載置した後、ソフトウ
ェアによる制御の下で一度に炉芯管4に装入する。この
装入工程は7.8分要するのが普通である。その後、約
4slpmの流量の窒素ガスを、炉芯管4の供給ロアを
介して反応室に流入させる。このような窒素ガスの供給
は、拡散工程が終わるまで続ける。
次に、約10分にわたる温度安定期間を設け、その後、
約28分かけて約800℃から1020℃へと温度を上
昇させるべく、加熱炉5を介してシリカ製の炉芯管4を
加熱する。
温度が1020℃に達したら、その温度を維持する傍ら
、流量40 scsm (1針当たりの基準立方センチ
)の割合で酸素ガスを、供給ロアを介して反応室に導入
する。この酸素ガスの導入は約35分間続けるが、シリ
コンウェハーのシート抵抗(5heetresista
nce)を制御するのであれば、5分単位で酸素ガス導
入時間の延長を計ってもよい。こうすることで、大部分
のボロンがボロンディスクlからシリコンウェハー2へ
と移行(トランスファー)する。
次に、約55分かけて1020℃から800℃へと、温
度を一度に下げる。この時でも酸素ガスの供給は続ける
然る後、石英管内を窒素と酸素とを含有する混合ガス雰
囲気となして、約10分かけてウェハーを室温近くまで
冷却するべく放置する。冷却した後は、実地使用に供出
する。言うまでもなく、ウェハーを炉から取り出す前に
、酸素と窒素の供給を停止する。
実験の結果によれば、シート抵抗が1平方あたり1.4
から22.0Ωで、そのシート抵抗の基準偏差値(st
andard deviation)が1平方あたり0
,1から0゜6Ω(ohms/5quare)の基板を
得るためには、温度が約1020℃で、窒素が99%、
酸素が1%の割合になっているのが好ましいことがわか
った。
前述したように、デポジション工程の初めの段階におい
ては、窒素と酸素の混合ガス雰囲気の代わりに純窒素雰
囲気の下で行うのが好ましい。この工程の初めの段階(
即ち、温度が1020℃に達するまで)に酸素が存在し
ないのであれば、ボロンディスクが酸化されるようなこ
とは殆どなく、注入された酸化物がシリコンウェハーの
表層に移動制ることも殆どない。従って、シリコンウェ
ハーに不純物が深く注入されることもなく、シート抵抗
を高く、しかも、均一にすることができるので、低注入
レベルおけるシート抵抗の基準偏差値を低パーセントに
おさえることができる。
拡散工程は約150分とするのが望ましく、その時間の
内、実際の注入時間は、1020℃で約35分であり、
残りの時間は、800℃ないし、800〜1020℃の
温度の時に費やされる。
炉芯管4の内部温度分布、即ち、反応室の温度分布は、
種々の要因により、炉芯管の一端から池端にかけて変動
する。特に、このような温度分布の変化は石英ポート3
を炉芯管4に対して装入したり、装出したりしている時
に起こる。即ち、装入操作時には、扉を開けるのみなら
ず、冷えたシリコンウェハーとボロンディスクを炉芯管
に挿入するのであるから、炉芯管の装入口近傍における
内部温度が急激に下がる。それに、装出操作にしても、
炉芯管の装入口の開扉に伴って、同様に装入口近傍の内
部温度が下がる。しかし、たとえ装出に備えて炉芯管の
扉を開けたとしても、取り出すウェハーは加温されたも
のであるから、内部温度の低下はいくらか補償される。
以上のことから、前述の温度(即ち、800〜1020
℃の温度)は、シリカ製の炉芯管4における平均温度、
それも、炉芯管4の中心部の平均温度をあられしている
炉芯管4の内部温度が1020℃に達した後に酸素ガス
を導入する代わりに、窒素ガスの導入について説明した
のと同様に、工程の初めから酸素ガスを導入して、これ
をその工程の終わりまで続けるようにしてもよい。しか
し、前述したように、温度が1020℃に達して直ちに
酸素ガスを流し込めば、低注入レベルにおけるシート抵
抗の基準偏差値の割合を低く押さえることができる。
また、各ボロンディスクとそれに隣接す半導体ウェハー
との間の間隔を0.09インチとすれば、良好なシート
抵抗を得ることができるのが判明した。
例えば、温度が約1020℃で、窒素が99%、酸素が
1%の割合になっているのであれば、シート抵抗の平均
基準偏差値は、l平方光たり0.68Ωであった。
本発明による方法で製造したデバイスと、窒化ボロンウ
ェハーを用る従来の方法で製造したデバイスのそれぞれ
の特性を実験で比較したところ、下記のように将来性の
期待できる成果が得られた。
即ち、従来の方法(窒化ボロンウェハーを使用)で製造
したMOSデバイスは、平均最終P+シート抵抗が1平
方当たり75Ωで、その時の基準偏差値が1平方当たり
17Ωであったのに対して、本発明による方法(ボロン
ディスクを使用)で製造したデバイスでは、P+シート
抵抗が同様に70Ωで、その時の基準偏差値はほんの5
Ωにすぎなかった。また、ボロンディスクを用いて実験
的にウェハーを製造したところ、拡散操作後(即ち、次
段の熱加工を行う前段)のシート抵抗は1平方当たり1
4.874Ωであり、基準偏差値は1平方当たり0.0
7Ωであった。これ1こ対して、窒化ボロンウェハーを
用いて同様に製造したところ、拡散操作後のシート抵抗
は14.6359であり、その基準偏差値は0.489
であった。
更に、ボロンディスクを利用して製造したウェハーは、
窒化ボロンウェハーを用いて製造したものに比べて、欠
陥密度(defect density)がお凡そ半分
以下であった。
イオンインプランテーション法は、本発明の方法による
のと同様なシート抵抗と基準偏差値をもたらしてくれる
けれども、本発明の方法に比べれば、実施するのに非常
に複雑な操作を要するとともに、コストがかかるもので
ある。引き続き実験をしてみたところ、本発明の方法に
よるちとと、従来のイオンインプランテーション法によ
るものとでは、デバイスの歩留まりは同率ではあるが、
イオンインプランテーション法によるウエノ1−での基
準偏差値ははるかに大きいものであった。従って、ボロ
ンディスクとイオンインプランテーションはうは共に、
トプレデポジッションに使えるものの、ボロンディスク
の方がデバイス歩留まりの点において、偏差が少ないな
どの利点がある。
尚、石英ポートはスロットを50スロツト有するものと
して一例を説明したが、必ずしも50スロツトでなくて
もよいのは言うまでもない。
(利 点) 半導体基板にP型材料をプレデボジツションするのにボ
ロンディスクを用いる方法は、窒化ボロンウェハーを用
いる従来の方法に比べて種々の利点を備えている。例え
ば、拡散操作を行う前にボロンディスクを用意するのに
要する時間は、既に説明したように、ボロンディスクな
らでは洗浄工程が要らないことから、窒化ボロンウェハ
ーを用いる従来の方法に於けるよりも短くてすみ、また
、従来の方法におけるパッシベーションに要する時間が
約120時間であるのに対し、本発明の方法においては
それが短時間(約45分)せすむ。
更に、窒化ボロンウェハーを用いたものでは、プレデポ
ジッションが数日にわたって行なわれるのが普通である
のに、本発明による方法でのボロンディスクに対するパ
ッシベーション工程と酸化工程とは数時間で終わらせる
ことができる。
また、窒化ボロンウェハーは、湿気とイオンによる影響
を非常に受けやすいが、本発明の方法で用いるボロンデ
ィスクは、前述したように、そのようなことはない。
それに、ボロンディスクを用いるのであれば、拡散操作
前にボロンディスクの表面にエツチングしにくいガラス
層が形成されるようなことは殆どないから、低温酸化操
作を行う必要はない。また、ボロンディスクは厳格に包
装してメーカーから出荷されているから、運送時や貯蔵
時にボロンディスクが汚染されることはない。従って、
P+シート抵抗の均一性を正確に制御できる。
【図面の簡単な説明】
第1図は、本発明による方法を実施するにあたって用い
られる拡散装置の概略側断面図である。

Claims (1)

  1. 【特許請求の範囲】 〔1〕CMOSデバイスを製造するにあたり、半導体基
    板用ウェハーにP型材料を成層させる方法であって、ボ
    ロンディスクをパッシベーションする工程と、パッシベ
    ーションしたボロンディスクを酸化させる工程と、反応
    室内で所定温度と所定流量の下での窒素ガスを第1所定
    時間にわたりボロンディスクとウェハーとに浴びせ、そ
    の後、前記所定温度と前記所定流量の下での窒素ガスと
    酸素の混合ガスを第2所定時間にわたり前記ボロンディ
    スクと前記ウェハーとに浴びせることにより、P型材料
    を前記ボロンディスクから前記ウェハーの表面に拡散さ
    せる工程とからなる方法。 〔2〕特許請求の範囲第(1)項に記載の方法であって
    、前記パッシベーション工程が、前記ボロンディスクを
    反応室内において、前記所定温度と所定流量の下での窒
    素ガスに第3所定時間にわたり暴露させることよりなり
    、而して、ボロンディスクに含まれているボロンがその
    表面に流出して湿気を拭去するようにしたこと。 〔3〕特許請求の範囲第(2)項に記載の方法であって
    、前記酸化工程が、前記ボロンディスクを反応室内にお
    いて、前記所定温度と所定流量の下での酸素ガスに第4
    所定時間にわたり暴露させることよりなり、而して、ボ
    ロンの含量が高い酸化層をパッシベーションしたボロン
    ディスクの表面上に生成するようにしたこと。 〔4〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、前記ボロンディスクが、シ
    リコンウェハー上にB203/BN/SiO_2を成層
    してなるものであること。 〔5〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、前記所定温度が約1020
    ℃であること。 〔6〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、前記混合ガスが99%のN
    _2と1%のO_2とからなること。 〔7〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、まず窒素ガスを、その後混
    合ガスを前記ボロンディスクとウェハーとに浴びせる前
    記第1所定時間と前記第2所定時間とが、合計して約1
    50分であること。 〔8〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、前記ボロンディスクと前記
    ウェハーとは反応室内の石英ポート上に載置されている
    とともに、約0.09インチ互いに隔離されていること
    。 〔9〕特許請求の範囲第(1)項から第(3)項のいず
    れかに記載の方法であって、前記ボロンディスクと前記
    ウェハーとは反応室内の石英ポート上に載置されている
    とともに、約0.18インチ互いに隔離されていること
    。 〔10〕特許請求の範囲第(1)項から第(3)項のい
    ずれかに記載の方法であって、前記拡散工程を行う前に
    、温度が50℃で、約8.0slpmの流量で流れてい
    るN_2雰囲気の下に前記ボロンディスクを保存するこ
    と。 〔11〕特許請求の範囲第(2)項または第(3)項に
    記載の方法であって、パッシベーション工程を行う前記
    第3所定時間が約45分であること。 〔12〕特許請求の範囲第(3)項に記載の方法であっ
    て、前記酸化工程を行う前記第4所定時間が約50分で
    あること。
JP62267582A 1986-10-29 1987-10-21 不純物拡散方法 Granted JPH01169924A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA521720 1986-10-29
CA000521720A CA1244969A (en) 1986-10-29 1986-10-29 Method for diffusing p-type material using boron disks

Publications (2)

Publication Number Publication Date
JPH01169924A true JPH01169924A (ja) 1989-07-05
JPH0324055B2 JPH0324055B2 (ja) 1991-04-02

Family

ID=4134242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62267582A Granted JPH01169924A (ja) 1986-10-29 1987-10-21 不純物拡散方法

Country Status (4)

Country Link
US (1) US4857480A (ja)
JP (1) JPH01169924A (ja)
CA (1) CA1244969A (ja)
GB (1) GB2197125B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0332101B1 (en) * 1988-03-11 1997-06-04 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
US5270224A (en) * 1988-03-11 1993-12-14 Fujitsu Limited Method of manufacturing a semiconductor device having a region doped to a level exceeding the solubility limit
US5518937A (en) * 1988-03-11 1996-05-21 Fujitsu Limited Semiconductor device having a region doped to a level exceeding the solubility limit
JP2583681B2 (ja) * 1991-03-20 1997-02-19 信越半導体株式会社 半導体ウェーハへの硼素拡散方法
US6239440B1 (en) 1996-03-27 2001-05-29 Thermoceramix, L.L.C. Arc chamber for an ion implantation system
US5914494A (en) * 1996-03-27 1999-06-22 Thermoceramix, Llc Arc chamber for an ion implantation system
US5857889A (en) * 1996-03-27 1999-01-12 Thermoceramix, Llc Arc Chamber for an ion implantation system
US6022258A (en) * 1996-03-27 2000-02-08 Thermoceramix, Llc ARC chamber for an ion implantation system
US5972784A (en) * 1997-04-24 1999-10-26 Georgia Tech Research Corporation Arrangement, dopant source, and method for making solar cells
US6555407B1 (en) 1999-10-26 2003-04-29 Zarlink Semiconductor Ab Method for the controlled oxidiation of materials
GB2355850A (en) * 1999-10-26 2001-05-02 Mitel Semiconductor Ab Forming oxide layers in semiconductor layers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926748A (ja) * 1972-07-07 1974-03-09
JPS62198119A (ja) * 1986-02-25 1987-09-01 Morita Mfg Co Ltd 硼素拡散方法並びにその装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA721882A (en) * 1965-11-16 Motorola Semiconductor diffusion method
US3374125A (en) * 1965-05-10 1968-03-19 Rca Corp Method of forming a pn junction by vaporization
GB1143907A (en) * 1967-07-10 1969-02-26 Marconi Co Ltd Improvements in or relating to methods of manufacturing semiconductor devices
US3644154A (en) * 1969-06-09 1972-02-22 Ibm Method of fabricating semiconductor structures with reduced crystallographic defects
GB1332994A (en) * 1971-01-11 1973-10-10 Mullard Ltd Method of diffusing an impurity into a semiconductor body
US3849344A (en) * 1972-03-31 1974-11-19 Carborundum Co Solid diffusion sources containing phosphorus and silicon
JPS49108969A (ja) * 1973-02-07 1974-10-16
JPS49114355A (ja) * 1973-02-28 1974-10-31
JPS6011457B2 (ja) * 1973-04-02 1985-03-26 株式会社日立製作所 デイポジシヨン法
US3997351A (en) * 1974-01-07 1976-12-14 Owens-Illinois, Inc. Glass-ceramic dopant host for vapor phase transport of B2 O3
JPS59177923A (ja) * 1983-03-28 1984-10-08 Matsushita Electronics Corp 半導体への硼素拡散方法
JPS62101026A (ja) * 1985-10-26 1987-05-11 Shin Etsu Chem Co Ltd 不純物拡散源

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4926748A (ja) * 1972-07-07 1974-03-09
JPS62198119A (ja) * 1986-02-25 1987-09-01 Morita Mfg Co Ltd 硼素拡散方法並びにその装置

Also Published As

Publication number Publication date
GB2197125B (en) 1990-01-10
CA1244969A (en) 1988-11-15
GB2197125A (en) 1988-05-11
GB8723730D0 (en) 1987-11-11
JPH0324055B2 (ja) 1991-04-02
US4857480A (en) 1989-08-15

Similar Documents

Publication Publication Date Title
TW577129B (en) Method for fabricating semiconductor integrated circuit device
US5300187A (en) Method of removing contaminants
JP2007513496A (ja) 統合されたアッシング及びインプラントアニーリング方法
EP1251554B1 (en) Method of producing an annealed wafer
JPH01169924A (ja) 不純物拡散方法
US3890169A (en) Method of forming stable native oxide on gallium arsenide based compound semiconductors by combined drying and annealing
KR0159420B1 (ko) 반도체 기판의 제조방법
EP0817248A2 (en) Method of manufacturing SOI substrate
JPS618931A (ja) 半導体装置の製造方法
JPH08148552A (ja) 半導体熱処理用治具及びその表面処理方法
JPH06244174A (ja) 絶縁酸化膜の形成方法
JP3550621B2 (ja) Simox法によるsoi基板の製造方法
JPS59227128A (ja) 半導体基体の酸化法
KR100256246B1 (ko) 반도체 소자의 게이트 전극 형성 방법
JPS60227416A (ja) 半導体基板のアニ−ル方法
JPH09283456A (ja) 半導体装置の製造方法
JPS59194431A (ja) 半導体基板へのイオン注入方法
JPS6024012A (ja) イオン注入基板の活性化法
JPH0494120A (ja) 半導体装置の製造方法
JPH02151026A (ja) シリコン半導体ウエハの製造方法
KR0132002B1 (ko) 사이목스(simox) 웨이퍼의 제작방법
JPS6258529B2 (ja)
JPS5927524A (ja) 半導体装置の製造方法
JPS6255689B2 (ja)
JPS635534A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080402

Year of fee payment: 17