JPH01169949A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01169949A JPH01169949A JP62328582A JP32858287A JPH01169949A JP H01169949 A JPH01169949 A JP H01169949A JP 62328582 A JP62328582 A JP 62328582A JP 32858287 A JP32858287 A JP 32858287A JP H01169949 A JPH01169949 A JP H01169949A
- Authority
- JP
- Japan
- Prior art keywords
- oxide superconductor
- semiconductor
- semiconductor device
- substrate
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、超伝導材料を配線に用いた半導体装置に関す
るものである。
るものである。
従来の技術
半導体装置として、ＭＯ３型電界効果トランジスタは微
細化が容易なため広く使われている。
細化が容易なため広く使われている。
近年、半導体装置の高集積化に伴い、配線の抵抗成分に
よる信号の遅延あるいは発熱が問題となってきた。
よる信号の遅延あるいは発熱が問題となってきた。
最近になって、Ｙ −Ｂａ −Ｃｕ −０系等の酸化物
超伝導体で臨界温度が液体窒素温度（７７Ｋ）を越すも
のが発見され、実用化が進められている。
超伝導体で臨界温度が液体窒素温度（７７Ｋ）を越すも
のが発見され、実用化が進められている。
半導体装置の配線材料として超伝導体を用いれば、配線
の抵抗成分を無視することができ、発熱もなくなるので
、高速かつ高集積の半導体回路が可能となる。
の抵抗成分を無視することができ、発熱もなくなるので
、高速かつ高集積の半導体回路が可能となる。
発明が解決しようとする問題点
しかしながら、Ｙ −Ｂ ａ −Ｃｕ −０系等の酸化
物超伝導体は、結晶性の良い基板上でなければ単結晶薄
膜を得ることは困難である。すなわち、ガラスあるいは
多結晶の上には、酸化物超伝導体を形成することは難し
いという問題点を有している。
物超伝導体は、結晶性の良い基板上でなければ単結晶薄
膜を得ることは困難である。すなわち、ガラスあるいは
多結晶の上には、酸化物超伝導体を形成することは難し
いという問題点を有している。
さらに酸化物超伝導体は、電気伝導体特性に著しい異方
性を有している。酸化物超伝導体は一般にペロブスカイ
ト構造をしているが、ａｂ面内に比べＣ軸方向には電流
が流れにくい。したがって、この酸化物超伝導体を半導
体デバイスの配線材料として用いる時には、ａｂ面の側
面で接続してやらなければならない。
性を有している。酸化物超伝導体は一般にペロブスカイ
ト構造をしているが、ａｂ面内に比べＣ軸方向には電流
が流れにくい。したがって、この酸化物超伝導体を半導
体デバイスの配線材料として用いる時には、ａｂ面の側
面で接続してやらなければならない。
本発明はかかる点に鑑み、酸化物超伝導体を配線材料と
する半導体装置を提供することを目的とする。
する半導体装置を提供することを目的とする。
問題点を解決するだめの手段
本発明の半導体装置は、基板表面に形成した酸化物超伝
導体と、前記酸化物超伝導体に設けた溝内に形成したチ
ャンネル領域となる単一導電型の半導体と、前記半導体
の上に形成したゲート絶縁膜及びゲート電極を有し、前
記酸化物超伝導体と半導体とが接して形成されている。
導体と、前記酸化物超伝導体に設けた溝内に形成したチ
ャンネル領域となる単一導電型の半導体と、前記半導体
の上に形成したゲート絶縁膜及びゲート電極を有し、前
記酸化物超伝導体と半導体とが接して形成されている。
また、本発明の半導体装置は、基板表面に形成した酸化
物超伝導体と、前記酸化物超伝導体に設けた溝内に形成
したチャンネル領域となる半導体と、前記半導体の上に
形成したゲート絶縁膜及びゲート電極を有し、前記半導
体にｎｐｎ又はｐｎｐの接合を形成し、その両端のｎ又
はｐ領域と前記酸化物超伝導体とが接して形成されてい
る。
物超伝導体と、前記酸化物超伝導体に設けた溝内に形成
したチャンネル領域となる半導体と、前記半導体の上に
形成したゲート絶縁膜及びゲート電極を有し、前記半導
体にｎｐｎ又はｐｎｐの接合を形成し、その両端のｎ又
はｐ領域と前記酸化物超伝導体とが接して形成されてい
る。
作 用
この構成をとることによシ、酸化物超伝導体をソース、
ドレインとし、溝内の半導体をチャンネル領域とするＭ
Ｏ３型電界効果トランジスタを形成することができ、酸
化物超伝導体を容易に配線材料として用いることができ
る。
ドレインとし、溝内の半導体をチャンネル領域とするＭ
Ｏ３型電界効果トランジスタを形成することができ、酸
化物超伝導体を容易に配線材料として用いることができ
る。
この構成をとることにより、酸化物超伝導体の溝部にＭ
Ｏ３型電界効果トランジスタを形成でき、酸化物超伝導
体とトランジスタのソース・ドレイン領域の接続も容易
に行うことができる。
Ｏ３型電界効果トランジスタを形成でき、酸化物超伝導
体とトランジスタのソース・ドレイン領域の接続も容易
に行うことができる。
実施例
第１図に本発明の実施例における半導体装置の構造を示
す。第２図は本実施例の製造方法を説明するための工程
断面図である。
す。第２図は本実施例の製造方法を説明するための工程
断面図である。
まず第２図ａに示すように、基板１、例えばｐ型シリコ
ンの表面に酸化物超伝導体２を形成する。
ンの表面に酸化物超伝導体２を形成する。
ここで酸化物超伝導体２は基板１の表面に平行に電流を
流れやすくするためにＣ軸が基板１の表面に垂直になる
ように形成する。
流れやすくするためにＣ軸が基板１の表面に垂直になる
ように形成する。
次に第２図すに示すように細溝を形成する。そして第２
図Ｃに示すように溝内Ｋｐ型シリコン３をエピタキシャ
ル成長させ、細溝を埋める。そして第１図に示すように
ｐ型シリコン３上にゲート絶縁膜４を形成し、さらにゲ
ート絶縁膜４の上にゲート電極６を形成する。
図Ｃに示すように溝内Ｋｐ型シリコン３をエピタキシャ
ル成長させ、細溝を埋める。そして第１図に示すように
ｐ型シリコン３上にゲート絶縁膜４を形成し、さらにゲ
ート絶縁膜４の上にゲート電極６を形成する。
以上のように本実施例によれば、配線材料となる酸化物
超伝導体は基板上に形成するため、容易に作製すること
ができる。また、この構成によシ、酸化物超伝導体と半
導体との接続は、酸化物超伝導体のａｂ面の側面で行わ
れるため、酸化物超伝導体の電気伝導、の異方性の問題
もなくなる。さらに形成されたトランジスタのチャンネ
ル領域は、配線の超伝導体の溝内にあるため平坦なもの
となり、以降のフ゛ロセスを容易にすることができる。
超伝導体は基板上に形成するため、容易に作製すること
ができる。また、この構成によシ、酸化物超伝導体と半
導体との接続は、酸化物超伝導体のａｂ面の側面で行わ
れるため、酸化物超伝導体の電気伝導、の異方性の問題
もなくなる。さらに形成されたトランジスタのチャンネ
ル領域は、配線の超伝導体の溝内にあるため平坦なもの
となり、以降のフ゛ロセスを容易にすることができる。
なお、本実施例では、チャンネル領域にｐ型シリコンを
用いた場合について述べたが、これに限らず、ｎ型シリ
コンあるいは、他の半導体物質でもかまわない。
用いた場合について述べたが、これに限らず、ｎ型シリ
コンあるいは、他の半導体物質でもかまわない。
第３図は本発明の第２の実施例における半導体装置でｎ
−Ｍ ＯＳ型電界効果トランジスタを用いた例である
。第４図は本実施例の製造方法を説明するための工程断
面図である。
−Ｍ ＯＳ型電界効果トランジスタを用いた例である
。第４図は本実施例の製造方法を説明するための工程断
面図である。
まず第４図ａに示すように基板１１例えばｐ型シリコン
表面に酸化物超伝導体１２を形成する。
表面に酸化物超伝導体１２を形成する。
ここで酸化物超伝導体１２は基板１１の表面に平行に電
流を流れやすくするためにＣ軸が基板１１の表面に垂直
になるように形成する。次に第４図すに示すように細溝
を形成し、溝内に高不純物濃度のｎ型シリコン１３をエ
ピタキシャル成長させ細溝を埋める。次に第４図Ｃに示
すようにｎ型シリコン１３に細溝を設ける。そして第４
図ｄに示すように溝内にｐ型シリコン１４をエピタキシ
ャル成長させ、細溝を埋める。そして第３図に示すよう
にｐ型シリコン１４の上にゲート絶縁膜１５を形成し、
さらにゲート電極１６を形成する。
流を流れやすくするためにＣ軸が基板１１の表面に垂直
になるように形成する。次に第４図すに示すように細溝
を形成し、溝内に高不純物濃度のｎ型シリコン１３をエ
ピタキシャル成長させ細溝を埋める。次に第４図Ｃに示
すようにｎ型シリコン１３に細溝を設ける。そして第４
図ｄに示すように溝内にｐ型シリコン１４をエピタキシ
ャル成長させ、細溝を埋める。そして第３図に示すよう
にｐ型シリコン１４の上にゲート絶縁膜１５を形成し、
さらにゲート電極１６を形成する。
以上のように第２の実施例によれば、配線材料となる酸
化物超伝導体は基板上に形成するため、容易に作製する
ことができる。さらに、この構成によシ、酸化物超伝導
体と半導体との接続は、酸化物超伝導体のａｂ面の側面
で行われるため、酸化物超伝導体の電気伝導の異方性の
問題もなくなる。また、半導体側において高不純物濃度
領域で超伝導体と接するので、特性の良い接続が得られ
る。さらに形成されたトランジスタのチャンネル領域は
、配線の超伝導体の溝内にあるため、平坦なものとなシ
、以降のプロセスを容易にすることができる。
化物超伝導体は基板上に形成するため、容易に作製する
ことができる。さらに、この構成によシ、酸化物超伝導
体と半導体との接続は、酸化物超伝導体のａｂ面の側面
で行われるため、酸化物超伝導体の電気伝導の異方性の
問題もなくなる。また、半導体側において高不純物濃度
領域で超伝導体と接するので、特性の良い接続が得られ
る。さらに形成されたトランジスタのチャンネル領域は
、配線の超伝導体の溝内にあるため、平坦なものとなシ
、以降のプロセスを容易にすることができる。
なお、本実施例では、ｎ −Ｍ ＯＳ型電界効果トラン
ジスタについて述べだが、ｐ−ＭＯ８型電界効果トラン
ジスタについても同様に作製できる。
ジスタについて述べだが、ｐ−ＭＯ８型電界効果トラン
ジスタについても同様に作製できる。
また半導体もシリコンに限らず、他の半導体物質でもか
まわない。
まわない。
発明の詳細
な説明したように、本発明によれば、半導体装置の配線
材料となる酸化物超伝導体は基板上に形成するため、容
易に作製することができる。また、この構成をとること
により、酸化物超伝導体の電気伝導の異方性に対して問
題なく、酸化物超伝導体と半導体との接続を行うことが
できる。本発明の半導体装置を用いれば、超伝導配線が
容易となシ、配線の抵抗成分を無視することができ、ま
た発熱もなくなるので、高速かつ高集積の半導体回路を
作製することができ、その効果は大きい。
材料となる酸化物超伝導体は基板上に形成するため、容
易に作製することができる。また、この構成をとること
により、酸化物超伝導体の電気伝導の異方性に対して問
題なく、酸化物超伝導体と半導体との接続を行うことが
できる。本発明の半導体装置を用いれば、超伝導配線が
容易となシ、配線の抵抗成分を無視することができ、ま
た発熱もなくなるので、高速かつ高集積の半導体回路を
作製することができ、その効果は大きい。
第１図は本発明の実施例の半導体装置の断面図、第２図
は第１図の実施例の製造工程断面図である。 １．１１・・・・・・基板、２，１２・・・−・・酸化
物超伝導体、３，１４・・・・・・ｐ型シリコン、４．
１５・・・・・・ゲート絶縁膜、５，１６・・・・・・
ゲート電極、１３・・・・・・ｎ型シリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｓゲート覗七反 ｌ基板 第２図 第３図 １乙ゲート電極 ｌ１坂 乙！シリコン 手続補正書は式） ％式％ １事件の表示 昭和６２年特許願第３２８５８２ 号 ２発明の名称 半導体装置 ３補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ７、補正の内容 明細書第８ページ第１３行の「工程断面図である。」を
「工程断面図、第３図は本発明の他の実施例の半導体装
置の断面図、第４図は第３図の実施例の製造工程断面図
である。ｄに補正します。
は第１図の実施例の製造工程断面図である。 １．１１・・・・・・基板、２，１２・・・−・・酸化
物超伝導体、３，１４・・・・・・ｐ型シリコン、４．
１５・・・・・・ゲート絶縁膜、５，１６・・・・・・
ゲート電極、１３・・・・・・ｎ型シリコン。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 Ｓゲート覗七反 ｌ基板 第２図 第３図 １乙ゲート電極 ｌ１坂 乙！シリコン 手続補正書は式） ％式％ １事件の表示 昭和６２年特許願第３２８５８２ 号 ２発明の名称 半導体装置 ３補正をする者 事件との関係 特 許 出 願
大佐 所 大阪府門真市大字門真１００６番地名
称 （５８２）松下電器産業株式会社代表者
谷 井 昭 雄 ４代理人 〒５７１ 住 所 大阪府門真市大字門真１００６番地松下電器
産業株式会社内 ７、補正の内容 明細書第８ページ第１３行の「工程断面図である。」を
「工程断面図、第３図は本発明の他の実施例の半導体装
置の断面図、第４図は第３図の実施例の製造工程断面図
である。ｄに補正します。
Claims (2)
- （１）基板表面に形成した酸化物超伝導体と、前記酸化
物超伝導体に設けた溝内に形成したチャンネル領域とな
る単一導電型の半導体と、前記半導体の上に形成したゲ
ート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート
電極を有し、前記酸化物超伝導体と前記半導体とが接し
て形成されていることを特徴とする半導体装置。 - （２）基板表面に形成した酸化物超伝導体と、前記酸化
物超伝導体に設けた溝内に形成したチャンネル領域とな
る半導体と、前記半導体の上に形成したゲート絶縁膜と
、前記ゲート絶縁膜の上に形成したゲート電極を有し、
前記半導体にｎｐｎ又はｐｎｐの接合を形成し、その、
両端のｎ又はｐ領域と前記酸化物超伝導体とが接して形
成されていることを特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328582A JPH01169949A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62328582A JPH01169949A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01169949A true JPH01169949A (ja) | 1989-07-05 |
Family
ID=18211888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62328582A Pending JPH01169949A (ja) | 1987-12-24 | 1987-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01169949A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326746A (en) * | 1991-03-27 | 1994-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of superconductive thin film transistor |
-
1987
- 1987-12-24 JP JP62328582A patent/JPH01169949A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5326746A (en) * | 1991-03-27 | 1994-07-05 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of superconductive thin film transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3731164A (en) | Combined bipolar and field effect transistors | |
| GB959667A (en) | Improvements in or relating to methods of manufacturing unitary solid state electronic circuit complexes and to said complexes | |
| US3460006A (en) | Semiconductor integrated circuits with improved isolation | |
| JPH03285351A (ja) | Ｃｍｉｓ型半導体装置およびその製造方法 | |
| KR940001505B1 (ko) | 반도체장치 | |
| JPH01169949A (ja) | 半導体装置 | |
| JP2653092B2 (ja) | 相補型薄膜トランジスタ及びその製造方法 | |
| SE9001403D0 (sv) | Anordning vid en skaerm hos en integrerad krets och ett foerfarande foer framstaellningen av anordningen | |
| EP0093557B1 (en) | High-speed complementary semiconductor integrated circuit | |
| JPH01764A (ja) | 半導体装置 | |
| JPS63124467A (ja) | 半導体装置 | |
| JPS60167375A (ja) | 半導体装置 | |
| JPH0432264A (ja) | 半導体装置及びその製造方法 | |
| JPS604591B2 (ja) | 半導体集積回路装置 | |
| JPS6185863A (ja) | 半導体集積回路装置 | |
| JPH02207534A (ja) | 半導体装置 | |
| JPH03116969A (ja) | 半導体集積回路装置 | |
| JPH03203380A (ja) | 縦型ｍｏｓ電界効果トランジスタの保護装置 | |
| JPH01146364A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPS63216370A (ja) | 半導体装置 | |
| JPS6220366A (ja) | 半導体装置 | |
| JPS59182563A (ja) | 半導体装置 | |
| JPS60124971A (ja) | 電界効果形トランジスタ | |
| JPS63246842A (ja) | 半導体集積回路 | |
| JPS63200559A (ja) | 半導体集積回路装置 |