JPS6185863A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS6185863A JPS6185863A JP59207458A JP20745884A JPS6185863A JP S6185863 A JPS6185863 A JP S6185863A JP 59207458 A JP59207458 A JP 59207458A JP 20745884 A JP20745884 A JP 20745884A JP S6185863 A JPS6185863 A JP S6185863A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- transistor
- type
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005755 formation reaction Methods 0.000 description 3
- 230000008961 swelling Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 101100133721 Caenorhabditis elegans npr-1 gene Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路に関し、特にＮＰＮ）ランジス
タと同等の特性を有するＰＮＰ ）ランジスタの構造に
関する。
タと同等の特性を有するＰＮＰ ）ランジスタの構造に
関する。
従来ＮＰＮトランジスタと同一基板上に形成されたＰＮ
Ｐ ）ランジスタは、エピタキシャル領域をベース領域
として用いる方法であり、その構造上ラテラルＰＮＰ
トランジスタとバーチカルＰＮＰトランジスタがある。
Ｐ ）ランジスタは、エピタキシャル領域をベース領域
として用いる方法であり、その構造上ラテラルＰＮＰ
トランジスタとバーチカルＰＮＰトランジスタがある。
従来のＮＰＮ トランジスタとＰＮＰ）ランジスタ（ラ
テラルＰＮＰ）の構造を薦１図に示すＰ形Ｓｉ基板ｌに
ｌＸｌ０”ｃｍ−３程度のＮ＋形埋込層２ａ、２ｂｔ−
形成し、その上にｌＸｌ０” 〜ｌＸｌ０”ｃｍ
程度のＮ形エピタキシャル層３ａ、３ｂ全形成する。そ
の後絶縁領域４ａ、４ｂ、４ｃ全形成する、絶縁領域は
Ｐ形の拡散の場合と誘電体を用いる場合等がある。
テラルＰＮＰ）の構造を薦１図に示すＰ形Ｓｉ基板ｌに
ｌＸｌ０”ｃｍ−３程度のＮ＋形埋込層２ａ、２ｂｔ−
形成し、その上にｌＸｌ０” 〜ｌＸｌ０”ｃｍ
程度のＮ形エピタキシャル層３ａ、３ｂ全形成する。そ
の後絶縁領域４ａ、４ｂ、４ｃ全形成する、絶縁領域は
Ｐ形の拡散の場合と誘電体を用いる場合等がある。
次に、ＮＰＮ）ランジスタのベース５ａ、ＰＮＰトラン
ジスタのコレクタ５ｂ、エミ、り５ｃｔ−形成、ＮＰｒ
１ランジスタのエミッタ５ａ、 コレクタコンタクト領
域５ｂ、ＰＮＰ）ランジスタのベースコンタクト領域６
Ｃ′ｔ−形成し、電極７形成全行なうことによりトラン
ジスタを構［−ｊる。
ジスタのコレクタ５ｂ、エミ、り５ｃｔ−形成、ＮＰｒ
１ランジスタのエミッタ５ａ、 コレクタコンタクト領
域５ｂ、ＰＮＰ）ランジスタのベースコンタクト領域６
Ｃ′ｔ−形成し、電極７形成全行なうことによりトラン
ジスタを構［−ｊる。
また、バーチカルＰＮＰ）ランジスタは ｐ＋形埋込領
域をコレクタとして用い、エミ、り［ＮＰＮトランジス
タとは別工程で形成し、電流増幅率ｔＮＰＮ ）ランジ
スタと同等にしｔものである。
域をコレクタとして用い、エミ、り［ＮＰＮトランジス
タとは別工程で形成し、電流増幅率ｔＮＰＮ ）ランジ
スタと同等にしｔものである。
上述した従来のラテラルＰＮＰトランジスタはエミ、り
・コレクタ１ＮＰＮ）ランジスタのベース形成と同時に
形成されるため、プロセスが非常に簡便であるという長
所を有するが、上記した工うに、ｌＸｌ０”〜１刈ｏ
１６ ｃｒｎ−３程度のＮ形エピタキシャル層をベース
として用いており、耐圧、パターニングの精度の問題か
らベース幅が広くなυ、さらＩｃはエミッタから注入さ
れたキャリアが無効電流になる割合も高く、結局電流増
幅率が小さく、シゃ新局波数もＮＰＮ）ランジスタの１
７１００程度という低いものとなってしまう。
・コレクタ１ＮＰＮ）ランジスタのベース形成と同時に
形成されるため、プロセスが非常に簡便であるという長
所を有するが、上記した工うに、ｌＸｌ０”〜１刈ｏ
１６ ｃｒｎ−３程度のＮ形エピタキシャル層をベース
として用いており、耐圧、パターニングの精度の問題か
らベース幅が広くなυ、さらＩｃはエミッタから注入さ
れたキャリアが無効電流になる割合も高く、結局電流増
幅率が小さく、シゃ新局波数もＮＰＮ）ランジスタの１
７１００程度という低いものとなってしまう。
一方、バーチカルＰＮＰ）ランジスタｈ、ｔａ増幅率は
上昇したものの、し中断周波数はＮＰＮトランジスタの
ｌＸｌ０程度しか得られず、集積回路の高速化を非常に
困難なものとしていた。
上昇したものの、し中断周波数はＮＰＮトランジスタの
ｌＸｌ０程度しか得られず、集積回路の高速化を非常に
困難なものとしていた。
この発明は以上のような問題点に対処してなされたもの
で、電流増幅率の特性、耐圧、し中断周波数等において
、ＮＰＮ）ランジスタとＰＮＰトランジスタが同等の特
性が発揮できる構造のＰＮＰトランジスタを有する半導
体集積回路装置を提供することを目的とする。
で、電流増幅率の特性、耐圧、し中断周波数等において
、ＮＰＮ）ランジスタとＰＮＰトランジスタが同等の特
性が発揮できる構造のＰＮＰトランジスタを有する半導
体集積回路装置を提供することを目的とする。
本発明の半導体集積回路装置は、−４１Ｘ形半導体基板
上に形成された少なくともひとつの一４電形の高ｒａ度
領域と、該一導電形高一度領域と＋２離間して形成され
た少なくともひとつの反対導電形の高ａ度領域とを有し
、前記−４１形高濃度領域上には、均一で低濃度の一導
電形半導体層を有し、前記反対４ｉ形高ａ肛領域上ｉｃ
は均一で低濃度の反対導電形の半導体層を有し、前記−
導１形の半導体層と前記反対導電形の半導体層は誘電体
で分離され、前記低ａ度の一導電形半導体層お工び前記
低ｄ度の反対４電形半導体Ｉａに各々バイポーラトラン
ジスタを形成することにより構成される。
上に形成された少なくともひとつの一４電形の高ｒａ度
領域と、該一導電形高一度領域と＋２離間して形成され
た少なくともひとつの反対導電形の高ａ度領域とを有し
、前記−４１形高濃度領域上には、均一で低濃度の一導
電形半導体層を有し、前記反対４ｉ形高ａ肛領域上ｉｃ
は均一で低濃度の反対導電形の半導体層を有し、前記−
導１形の半導体層と前記反対導電形の半導体層は誘電体
で分離され、前記低ａ度の一導電形半導体層お工び前記
低ｄ度の反対４電形半導体Ｉａに各々バイポーラトラン
ジスタを形成することにより構成される。
次に、本発明について、図ｒｊｒＪを参照して説明する
。
。
Ｊ１図は本発明の一実施例の断面図である。第１図にお
いて、Ｐ形８ｉ基板８に１ｘ１０ ｃｍ程度のＮ 形
埋込層９ａ、９ｂを形成する。その後）’ＮＰ）ランジ
スタのコレクタとなる領域ＶｃＩＸＩ０１９ｃｍ−３程
度のＰ＋形埋込層１０を形成し、ｌＸ１０１５〜ｌＸｌ
０”ｃｍ−３程度のＮ形エピタギシャルＲ１１を２〜３
μｍ程度形成する。次にＰＮＰトランジスタ金形酸形成
領域のエピタキシャル層＝ｉＰ＋形埋込層１０に達する
まで、リアクティブ・イオン・工、チング法等金用いて
工、チングを行ない、Ｎ形エピタキシャル層の側面に絶
縁物１３鳥１３ｂ、１３ｃを形成し、ＰＮＰ）ランジス
タを形成する領域にのみ、ｌＸ１０１５〜ｌＸｌ０
ｃｍ程度のＰ形エピタキシャル層１２を形成する。
いて、Ｐ形８ｉ基板８に１ｘ１０ ｃｍ程度のＮ 形
埋込層９ａ、９ｂを形成する。その後）’ＮＰ）ランジ
スタのコレクタとなる領域ＶｃＩＸＩ０１９ｃｍ−３程
度のＰ＋形埋込層１０を形成し、ｌＸ１０１５〜ｌＸｌ
０”ｃｍ−３程度のＮ形エピタギシャルＲ１１を２〜３
μｍ程度形成する。次にＰＮＰトランジスタ金形酸形成
領域のエピタキシャル層＝ｉＰ＋形埋込層１０に達する
まで、リアクティブ・イオン・工、チング法等金用いて
工、チングを行ない、Ｎ形エピタキシャル層の側面に絶
縁物１３鳥１３ｂ、１３ｃを形成し、ＰＮＰ）ランジス
タを形成する領域にのみ、ｌＸ１０１５〜ｌＸｌ０
ｃｍ程度のＰ形エピタキシャル層１２を形成する。
以上の工程に工り、絶縁物で分離されたＮ形エビタチシ
ャルの島領域とＰ形エピタキシャルの島領域が形成さＩ
Ｌる。
ャルの島領域とＰ形エピタキシャルの島領域が形成さＩ
Ｌる。
その後は通常の拡散、イオン注入等の方法を用いること
にょ力、ＮＰＮ）ランジスタのベース１５゜エミッタ１
７ａ、コレクタ１７ｂお工びＰＮＰ ）ランジスタのベ
ース１４．エミ、り１６ａ、コレクタ１６ｂ’ｉ形成す
る。この時イオン注入条件。
にょ力、ＮＰＮ）ランジスタのベース１５゜エミッタ１
７ａ、コレクタ１７ｂお工びＰＮＰ ）ランジスタのベ
ース１４．エミ、り１６ａ、コレクタ１６ｂ’ｉ形成す
る。この時イオン注入条件。
熱処理条件等を考慮し、ＮＰＮ）ランジスタとＰＮＰト
ランジスタが反対導電形の不純物にエフ構成されている
ことを除いては、エミ、り・ベース・コレクタの不純物
濃度プロファイル全同一になるようにする。
ランジスタが反対導電形の不純物にエフ構成されている
ことを除いては、エミ、り・ベース・コレクタの不純物
濃度プロファイル全同一になるようにする。
以上の結果、第１図に示す様にＮＰＮトランジスタとＰ
ＮＰ ）ランジスタを同じ構造にすることができ、電流
増幅率、しゃ新局波数共にＮＰＮ）ランジスタとＰＮＰ
）ランジスタとが同一特性を得ることができる。
ＮＰ ）ランジスタを同じ構造にすることができ、電流
増幅率、しゃ新局波数共にＮＰＮ）ランジスタとＰＮＰ
）ランジスタとが同一特性を得ることができる。
また、以上の構造において、Ｎ形とＰ形を変えて構成し
てもさしつかえないことはいうまでもない。
てもさしつかえないことはいうまでもない。
ま九本実施例ではＮ＋形埋込層９ａは使用目的にエフ省
略し、直接Ｐ＋形埋込層を形成することも出来る。
略し、直接Ｐ＋形埋込層を形成することも出来る。
以上説明したとおり、本発明に工れば、゛ｔｆｔ増幅率
、し中断周波数共にＮＰＮ）ランジスタト同等の値を有
する高性能なＰＮＰ ）ランジスタが得られ、半導体集
積回路の高速化高性能化金遣することができる。
、し中断周波数共にＮＰＮ）ランジスタト同等の値を有
する高性能なＰＮＰ ）ランジスタが得られ、半導体集
積回路の高速化高性能化金遣することができる。
第１図は本発明の一実施例のバイポーラトランジスタの
構造を示す断面図、巣２図は従来のバイポーラトランジ
スタの構造を示す断面図である。 １．８・＝・Ｐ形３ｉ基板、２ａ、２ｂ、９ａ。 ９ｂ・・・・・・Ｎ 形埋込層、３ａ、３ｂ、１１・・
・・・Ｎ形エピタキシャル層、４ａ、４ｂ、４ｃ・・・
・・・Ｐ形もシくハ酸化物分離領域、５ａ、５ｂ、５Ｃ
，１５、、−、、、Ｐ膨拡散層、６ａ、６ｂ、６ｃ、１
７ａ、１７ｂ・・・・・・Ｎ＋形形成散層７．１８・・
・・・・金属電極、１゜・・・・・・Ｐ＋形埋込層、１
２・・・・・・Ｐ形エピタキシャル層、１３ａ、１３ｂ
、１３ｃ・・・・・・酸化物もしくは窒化物による絶縁
分離領域、１４・・・・・・Ｎ膨拡散層、１６ａ、１６
ｂ・・・・・・Ｐ 膨拡散層。
構造を示す断面図、巣２図は従来のバイポーラトランジ
スタの構造を示す断面図である。 １．８・＝・Ｐ形３ｉ基板、２ａ、２ｂ、９ａ。 ９ｂ・・・・・・Ｎ 形埋込層、３ａ、３ｂ、１１・・
・・・Ｎ形エピタキシャル層、４ａ、４ｂ、４ｃ・・・
・・・Ｐ形もシくハ酸化物分離領域、５ａ、５ｂ、５Ｃ
，１５、、−、、、Ｐ膨拡散層、６ａ、６ｂ、６ｃ、１
７ａ、１７ｂ・・・・・・Ｎ＋形形成散層７．１８・・
・・・・金属電極、１゜・・・・・・Ｐ＋形埋込層、１
２・・・・・・Ｐ形エピタキシャル層、１３ａ、１３ｂ
、１３ｃ・・・・・・酸化物もしくは窒化物による絶縁
分離領域、１４・・・・・・Ｎ膨拡散層、１６ａ、１６
ｂ・・・・・・Ｐ 膨拡散層。
Claims (2)
- （１）一導電形半導体基板上に形成された少なくともひ
とつの一導電形の高濃度領域と、該一導電形高濃度領域
とは離間して形成された少なくともひとつの反対導電形
の高濃度領域とを有し、前記一導電形高濃度領域上には
、均一で低濃度の一導電形半導体層を有し、前記反対導
電形高濃度領域上には均一で低濃度の反対導電形の半導
体層を有し、前記一導電形の半導体層と前記反対導電形
の半導体層は誘電体で分離され、前記低濃度の一導電形
半導体層および前記低濃度の反対導電形半導体層に各々
バイポーラトランジスタを構成してなることを特徴とす
る半導体集積回路装置。 - （２）一導電形半導体基板と、一導電形高濃度領域との
間に反対導電形領域を有し、たがいに分離されている特
許請求の範囲第（１）項記載の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207458A JPS6185863A (ja) | 1984-10-03 | 1984-10-03 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59207458A JPS6185863A (ja) | 1984-10-03 | 1984-10-03 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6185863A true JPS6185863A (ja) | 1986-05-01 |
Family
ID=16540100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59207458A Pending JPS6185863A (ja) | 1984-10-03 | 1984-10-03 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6185863A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164067A (ja) * | 1987-07-29 | 1989-06-28 | Fairchild Semiconductor Corp | 相補的垂直バイポーラトランジスタ及びその製造方法 |
| US6768183B2 (en) * | 2001-04-20 | 2004-07-27 | Denso Corporation | Semiconductor device having bipolar transistors |
-
1984
- 1984-10-03 JP JP59207458A patent/JPS6185863A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01164067A (ja) * | 1987-07-29 | 1989-06-28 | Fairchild Semiconductor Corp | 相補的垂直バイポーラトランジスタ及びその製造方法 |
| US6768183B2 (en) * | 2001-04-20 | 2004-07-27 | Denso Corporation | Semiconductor device having bipolar transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4072974A (en) | Silicon resistive device for integrated circuits | |
| JPS589366A (ja) | トランジスタ | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| US3770519A (en) | Isolation diffusion method for making reduced beta transistor or diodes | |
| KR930001460A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| US2945286A (en) | Diffusion transistor and method of making it | |
| US4109273A (en) | Contact electrode for semiconductor component | |
| US3518750A (en) | Method of manufacturing a misfet | |
| JPS6185863A (ja) | 半導体集積回路装置 | |
| JPS6081864A (ja) | ラテラル型トランジスタ | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| US3936862A (en) | MISFET and method of manufacture | |
| JP3746306B2 (ja) | 負の動作抵抗の可能な半導体電子部品及びその使用方法 | |
| JPS63175463A (ja) | バイｍｏｓ集積回路の製造方法 | |
| JPS5929458A (ja) | 半導体装置 | |
| KR0161869B1 (ko) | 반도체장치 | |
| JPH01155651A (ja) | 半導体集積回路装置 | |
| JPH05864B2 (ja) | ||
| JPS6032353A (ja) | 半導体集積回路及びその製造方法 | |
| JPH01187868A (ja) | 半導体装置 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPS6084873A (ja) | 半導体装置 | |
| JPS63185061A (ja) | 半導体装置の製造方法 | |
| JPS63164356A (ja) | 半導体集積回路の製造方法 | |
| JPS59182563A (ja) | 半導体装置 |