JPH01175252A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＮＰＮトランジスタのり、制御を容易ならしめ
た、イオン注入法による抵抗素子とＭＩＳ型の容量素子
とを組み込んだ半導体集積回路の製造方法に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮ　
トランジスタを主体として構成されている。その為、前
記ＮＰＮトランジスタを製造するベース及びエミッタ拡
散工程は必要不可欠の工程であり、コレクタ直列抵抗を
低減する為の高濃度埋込層形成工程やエピタキシャル層
成長工程、各素子を接合分離する為の分離領域形成工程
や電気的接続の為の電極形成工程等と並んでバイポーラ
型ＩＣを製造するのに欠かせない工程（基本工程）であ
る。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮ　トランジスタの特性
を最重要視して諸条件が設定される為、前記基本工程だ
けでは集積化が困難な場合が多い。そこで、基本的なＮ
ＰＮ　トランジスタの形成を目的とせず、他の素子を組
み込む為もしくは他素子の特性を向上することを目的と
して新規な工程を追加することがある。例えば前記エミ
ッタ拡散によるカソード領域とでツェナーダイオードの
ツェナー電圧を制御するアノード領域を形成する為のＰ
３拡散工程、ベース領域とは比抵抗が異る抵抗領域を形
成する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ
型よりも大きな容量が得られる窒化膜容量を形成する為
の窒化膜形成工程、ＮＰＮトランジスタのコレクタ直列
抵抗を更に低減する為のコレクタ低抵抗領域形成工程等
がそれであり、全てバイポーラＩＣの用途や目的及びコ
スト的な面から検討して追加するか否かが決定される工
程（オプション工程）である。

上記オプション工程を利用して形成した従来の半導体集
積回路の一例を第４図に示す。同図において、〈１）は
Ｐ型基板、（２）はＮ型エピタキシャル層、（３）はＮ
３型埋込層、（４）はＰ゛型分離領域、（５〉はアイラ
ンド、（６）はＮＰＮＩ−ランジスタのＰ型ベース領域
、（７）はＮ３型エミッタ領域、（８）はＮ＋型コレク
タコンタクト領域、（９）は抵抗素子のＰ型の抵抗領域
、（１０）は抵抗領域（９）のコンタクト領域、（１１
）はエミッタ拡散によるＭＩＳ型容量のＮ２型下部電極
領域、（１２）は誘電体薄膜としてのシリコン窒化膜（
ＳｉＪａ）、（１３）は酸化膜、（１４）は上部電極、
（１５）は電極である。尚、窒化膜を利用したＭＩＳ型
容量は例えば特開昭６０−２４４０５６号公報に記載さ
れ、イオン注入を利用した抵抗素子は例えば特公昭５７
−２１８２号公報に記載されている。

そして、ＭＩＳ型容量はエミッタ拡散による下部電極領
域（１１）を使用している為、誘電体薄膜（１２〉の形
成工程はエミッタ領域（７）を形成するＮ型不純物のデ
ポジット工程の後に行わなければならない。また、イオ
ン注入による抵抗領域（９）も上記公報に記載されてい
る如くエミッタ拡散の後に行っていた。

（ハ）発明が解決しようとする問題点 しかしながら、従来の半導体集積回路はエミッタ拡散以
後に何らかの工程を行う為、ＮＰＮトランジスタのり、
コントロールの為の最終的な熱処理を前記何らかの工程
の後に配置しなければならない。すると、前記何らかの
工程で使用する熱処理やエミッタ領域（７）形成用のリ
ン（Ｐ）のデポジット直後に行う熱処理がエミッタ領域
（７）形成用のリン（Ｐ）を−旦拡散させてしまう為、
ＮＰＮトランジスタのｈ□（電流増幅率）のばらつきが
大きく、そのフントロールが難しい欠点があった。前記
何らかの工程で使用する熱処理としては、シリコン窒化
膜（Ｓｉ３Ｎ、）を堆積させる時のＣＶＤによる８００
℃前後の熱処理等がある。

また、ＭＩＳ型容量とイオン注入による抵抗素子を組み
込む為のオプション工程を追加したか否かでエミッタ領
域（７）のドライブイン条件を変える必要がある為、機
種別の工程管理を必要としその共通化ができない欠点が
あった。

（二〉問題点を解決するための手段 本願は斯上した欠点に鑑みてなされ、分離領域形成で利
用した厚い酸化膜〈２７）を除去して薄い酸化膜（２９
）を付け直す工程と、この酸化膜（２９）を貫通させて
Ｐ型不純物をイオン注入することにより抵抗領域（３１
〉とＮＰＮ　トランジスタのベース領域（３２）を形成
する工程と、エミッタ拡散に先立って形成した下部電極
領域（２８）の表面にＭＩＳ型容量の誘電体薄膜（３６
）を形成する工程と、オプションデバイスを組み込む為
の熱処理を終了した後ＮＰＮトランジスタのエミッタ領
域（３８〉を拡散形成することを特徴とする。

（＊）作用 本発明によれば、エミッタ拡散に先立ってオプションデ
バイスを組み込む為の熱処理を終了しておくので、エミ
ッタ領域（３８）のデポジットからドライブインまでの
間の余分な熱処理を一切排除することができる。

（へ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にドープすることによってＮ＋型
埋込層（２２）を形成し、埋込層（２２）を囲む基板（
２１）表面にはボロン（Ｂ）をドープして上下分離の下
側拡散層（２３）を形成する。然る後、周知の気相成長
法によって基板（２１）全面に厚さ５〜１１０７ＺのＮ
型エピタキシ〜ル層（２４）を積層する。

次に第１図Ｂに示す如く、エピタキシャル層（２４〉表
面からボロン（Ｂ）を選択的に拡散し、エピタキシャル
層（２４）を接合分離することによって複数個のアイラ
ンド（２５）を形成する。（２６）は上下分離の上側拡
散層、（２７）は酸化膜である。

と同時に、前記上側拡散層（２６）の拡散工程を利用し
てＭＩＳ型容量の下部電極となる下部電極領域（２８）
を形成する。本実施例によれば、工程を共通にできるの
で工程を簡略化できる。むろん、Ｐゝ型の拡散領域を単
独又はツェナーダイオードのアノード形成用工程等を利
用して形成しても良く、後のベース拡散工程の前でも後
でも良い。また、下部電極領域（２８）の拡散深さは全
く問わず、不純物濃度はＭＩＳ型容量のヒステリシスの
関係から高不純物濃度、例えば１０　”ａｔｏｍｓ−ｃ
ｍ−’以上であることか望ましい。尚、本工程は選択拡
散のマスクとして使用する為と酸化性雰囲気での熱処理
である為、エピタキシャル層（２４）表面には膜厚５０
００〜８０００人の厚い酸化膜（２７）が形成される。

次に第１ｒｇＪＣに示す如く、前記厚い酸化膜（２７）
を１０％ＨＦ溶液等によって完全に除去し、エピタキシ
ャル層（２４）表面を露出する。その後再度熱酸化を行
い、エピタキシャル層（２４）表面に膜厚が数百〜１０
００人程度の膜厚な薄い酸化膜（２９）を形成する。エ
ピタキシャル層（２４〉表面にはボロン（Ｂ）のデポジ
ット時に形成された段差が残っているので、薄い酸化膜
（２９）表面にも前記段差が表れる。その為、以後のマ
スク合せを行うことができる。

次に第１図りに示す如く、エピタキシャル層（２４）表
面の酸化膜（２９）上にポジ又はネガ型のフォトレジス
トをスピンオン塗布・露光し、現像することによって所
望形状の１回目レジストパターン（３０）を形成する。

その後１回目レジストパターン（３０）をマスクとして
ボロン（Ｂ）を選択的に酸化膜（２９）を貫通許せてイ
オン注入し、２つのアイランド（２５）の表面に同一の
不純物濃度を有する抵抗領域（３１）とＮＰＮ　トラン
ジスタのベース領域（３２）を夫々形成する。１回目の
イオン注入は比抵抗を高くする側、即ら抵抗領域（３１
〉の不純物濃度に合せてボロン（Ｂ）のドーズ量と加速
電圧を設定する。

１回目でイオン注入した不純物の熱処理（ドライブイン
）はこの段階ではしない。

次に第１図Ｅに示す如く、１回目のレジストパターン（
３０）を除去又は残した状態でその表面にネガ型のフォ
トレジスト膜をスピンオン塗布し、２回目のレジストパ
ターン（３３）を形成する。２回目のレジストパターン
（３３）は１回目のレジストパターン（３０）より遮へ
い部分を小さく形成する。その為、２回目のレジストパ
ターン（３３）の開孔部分には前の工程でイオン注入し
た領域の酸化膜（２９）と１回目のレジストパターン（
３０）のエツジ部分が露出することになる。２回目のレ
ジストパターン（３３）の一部分（３４）は抵抗領域（
３１〉の両端を除く酸化膜（２９）表面を直接覆い、抵
抗領域（３１）のコンタクト部分だけを露出する。

モして、エピタキシャル層（２４）表面から前回の工程
で形成した１回目レジストパターン（３０）を再びマス
クとして２回目のボロン（Ｂ）のイオン注入を酸化膜（
２９）を貫通させて行う。ＮＰＮ　トランジスタのベー
ス領域＜３２〉にはボロン（Ｂ）が重ねてイオン注入さ
れるので、この段階で比抵抗を低くする側即ちベース領
域（３２）の不純物濃度を決めるように２回目イオン注
入のドーズ量が設定される。

また、ベース領域（３２）の不純物濃度は後で形成する
電極とのオーミックコンタクトが行えるような不純物濃
度とし、それ由抵抗領域（３１）の両端にも２回目のイ
オン注入をすることによってベース領域（３２）と同一
不純物濃度を有する電極配設用のコンタクト領域（３５
）を形成する。コンタクト領域（３５）の間の抵抗領域
（３１）は２回目レジストパターン（３３）の一部分（
３４）で覆われているので２回目のボロン（Ｂ）がイオ
ン注入されない。その為、２回目レジストパターン（３
３）の一部分（３４）で覆われた部分の不純物濃度は１
回目のイオン注入により設定された不純物濃度がそのま
ま残り、この領域がインプラ抵抗の抵抗値を実質的に決
定する領域となる。また、不純物濃度が低いので前述し
たコンタクト領域（３５）が必要となる。

尚、２回目のイオン注入の段階で１回目レジストパター
ン（３０）の有無は問わないが、残しておいた場合には
エツチング工程が１回省ける利点と酸化膜（２９）の膜
厚を薄くできる利点を有する。また、抵抗領域（３１）
とベース領域（３０）の形成は夫々単独のレジストパタ
ーンを使用して行ってもかまわない。さらに、ベース拡
散と同時に下部電極領域（２８〉表面にもボロン（Ｂ）
を拡散すれば、下部電極領域（２８）の表面濃度を向上
できる。

次に第１図Ｆに示す如く、１回目と２回目レジストパタ
ーン（３０）（３３）を除去し、エピタキシャル層（２
４）表面の酸化膜（２９）を選択的にエツチング除去、
して下部電極領域（２Ｂ）表面の一部を露出させ、エピ
タキシャル層（２４）全面に常圧ＣＶＤ法等の技術を用
いて膜厚数百〜千般百人のシリコン窒化膜（ＳｉｓＮ４
）を堆積させる。シリコン窒化膜はシリコン酸化膜より
も高い誘電率を示すので、大容量を形成することが可能
である。そして、前記シリコン窒化膜表面に周知のレジ
ストパターンを形成し、ドライエッチ等の技術を利用し
て前記露出した下部電極領域（２８）の表面を覆う誘電
体薄膜（３６）を形成する。

次に第１図Ｇに示す如く、誘電体薄膜（３６）を覆う様
に全面に常圧ＣＶＤ法による膜厚２０００〜６０００人
の厚い酸化膜（３７）を形成し、非酸化性雰囲気内で１
０００°Ｃ程度の熱処理を行う。本工程でＣＶＤによる
酸化膜（３７）のベーキングを処すト共に、ＮＰＮトラ
ンジスタのベース領域（３２）のドライブインをも行う
、抵抗領域（３１）は、濃度差があるのでベース領域（
３２）よりは浅くなる。むろん、ベース領域（３２）の
ドライブインは第１図Ｅの段階で行ってもかまわないが
、ベース領域（３２）がプロセスの間中薄い酸化膜（２
９）で覆われているので、この様に窒化膜（ＳｉＪａ　
）形成後にベーキングと同時に行うことが可能となる。

本工程は非酸化性の処理である点と、前記ＣＶＤによる
酸化膜（３７）形成時にエピタキシャル層（２４）表面
が薄い酸化膜（２９）で覆われているので、ベース領域
り３２）と抵抗領域（３１）表面の不純物のデプリート
が殆ど無い。その為、ベース領域（３２）の不純物濃度
と深さを高精度に制御性良く形成できると共に、イオン
注入法を利用した抵抗素子の高い精度を損うことが無い
。また、非酸化性雰囲気での熱処理が可能なので、エピ
タキシヤルｆｆ１（２ａ）表面に結晶欠陥を発生させな
い。

尚、本工程の厚い酸化膜（３７）は、次の工程で窒化膜
とＰＳＧ膜が反応してグラス化し、エツチング時に誘電
体薄膜（３６）の膜厚が目減りすることを防ぐものであ
る。

次に第１図Ｈに示す如く、ＮＰＮ　トランジスタのベー
ス領域（３１）表面とアイランド（２５）表面の酸化膜
（３７）を開孔し、この酸化膜（３７）をマスクとして
リン（Ｐ）をデポジットし、リングラス（ＰＳＧ）膜を
除去する。その後全面にノンドープ又はリンドープの酸
化膜を堆積し、基板（２１）全体に熱処理を加えること
によってリン（Ｐ）をドライブインし、ＮＰＮトランジ
スタのエミッタ領域（３８）とコレクタコンタクト領域
（３９）を所望深さに形成する。本工程のドライブイン
によってＮＰＮ）ランジスタのｈ□（電流増幅率）をコ
ントロールする。

次に第１図■に示す如く、酸化膜（３７）上にネガ又は
ポジ型のフォトレジストによるレジストパターンを形成
し、ウェット又はドライエツチングによって誘電体薄膜
（３６）上の酸化膜（３７）を除去し、きらに酸化膜（
３７〉の所望の部分に電気的接続の為のコンタクトホー
ルを開孔する。そして、基板（２１）全面に周知の蒸着
又はスパッタ技術によりアルミニウム層を形成し、この
アルミニウム層を再度パターニングすることによって所
望形状の電極（４０）と誘電体薄膜（３６）上の上部電
極（４１）を形成する。

斯上した本願の製造方法によれば、上下分離の上側拡散
層（２６）形成工程を利用してＭＩＳ型容量の下部電極
領域（２８）を形成するので、誘電体薄膜（３６〉の形
成をエミッタ拡散に先立って行うことができる。また、
イオン注入による抵抗領域（３１）の形成もエミッタ拡
散に先立って行うことができる。その為、エミッタ領域
（３８）形成用のリン（Ｐ）のデポジットからリン（Ｐ
）のドライブインの間にオプションデバイスを組み込む
為の熱処理を配置する必要が無く、デポジットによって
リン（Ｐ）が初期拡散された状態から即ＮＰＮ　トラン
ジスタのｈ□コントロールの為の熱処理へと移行できる
ので、ＮＰＮ）ランジスタのｈ□のばらつきを大幅に抑
制することができる。また、オプションデバイスを組み
込む組み込まないにかかわらずエミッタ領域（３８）の
熱処理条件を一本化できるので、機種別の工程管理が極
めて容易になる。

そして本発明によれば、分離領域形成時に生成される厚
い酸化膜（２７）を除去して改めて薄い酸化膜（２９）
を付け直すので、この薄い酸化膜（２９）を貫通させて
イオン注入を行うことができる。その為、厚い酸化膜（
２７）を高精度にエツチング開孔する為のＲＩＥ装置等
の高価な機器を使用せずに済み、さらにエピタキシャル
層（２４）表面の結晶欠陥を防止できる。

また、ベース領域（３２）表面を薄い酸化膜（２９）が
覆うので、ベース領域（３２）のドライブインを後まわ
しにすることも可能であり、そうすることによってＣＶ
Ｄ酸化膜（３７）のベーキングと共通にすることができ
る。さらにＣＶＤ酸化膜（３７）によるベース領域（３
２）の表面濃度の低下が殆ど無いので、ベース領域（３
２）の不純物濃度を２００〜４００Ω／口と比較的低く
設定することによりｈ□のばらつきを一層抑えることが
できる。

そして更に、下部電極領域（２８）の形成に単独工程を
用いずに済むことが可能であり、ベース領域（３２）と
抵抗領域（３１）形成にエツチング工程が不要であり、
薄い酸化膜（２９）を利用することで工程の共通化が図
れるので、工程を簡略化できる。

ところで、本願のＭＩＳ型容量の下部電極領域（２８）
は様々な実施態様をとる。第２図は本願の第２の実施例
を示し、上下分離では無く通常分離方式のＩＣに適用し
た例を示す。同図から明らかな如く、分離領域（４２）
の形成と同時にＭＩＳ型容量の下部電極領域（２８）を
形成し、下部電極領域（２８）の底面を全て埋込層（２
２）に衝突させることによっＭＩＪ型容量の下部電極を
基板（２１）の接地電位から分離した構造を有する。さ
らに第３図は本願の第３の実施例を示し、ＮＰＮトラン
ジスタのＶＣｆｆｉ（ｓａｔ）低減を目的としたＮ１型
のコレクタ低抵抗領域（４１）を具備するＩＣに適用し
た例を示す、同図から明らかな如く、コレクタ低抵抗領
域（４３）の形成と同時にＭＩＳ型容量の下部電極領域
（２８）を形成し、その後第１図Ｃの工程へ移行すれば
良い。

（ト）発明の詳細 な説明した如く、本発明によればＭＩＳ型容量とイオン
注入による抵抗素子を組み込んだことによるＮＰＮトラ
ンジスタのり１．フントロールの難しさを解消できる半
導体集積回路の製造方法を提供できる利点を有する。ま
た、エミッタ領域（３８）の熱処理条件を一本化できる
ので、機種別の工程管理を簡略化でき、さらには異る機
種のウェハーを同時に熱処理するといった多機種少量生
産が可能になる利点をも有する。

そして本願の実施例によれば、ＭＩＳ型容量の下部電極
領域（２８）形成に単独工程を要とせず、ベース領域（
３２）と抵抗領域（３１）のエツチング工程の精度を劣
化させること無くエツチングを省略でき、薄い酸化膜（
２９）を利用することで熱処理を共通にできるので、工
程を簡素化できる利点をも有する。

【図面の簡単な説明】

第１図Ａ乃至第１図■は本発明を説明する為の断面図、
第２図及び第３図は夫々本発明の第２及び第３の実施例
を説明する為の断面図、第４図は従来例を説明する為の
断面図である。 （２１）はＰ型基板、　（２８）はＭＩＳ型容量の下部
電極領域、　（２９）は薄い酸化膜、　（３１）は抵抗
領域、（３２）はＮＰＮトランジスタのベース領域、（
３６）はＭＩＳ型容量の誘電体薄膜、　（３８）はＮＰ
Ｎトランジスタのエミッタ領域である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板の所望の領域に逆導電型の
   埋込層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 前記エピタキシャル層表面の酸化膜を除去して前記エピ
   タキシャル層表面を露出し、改めて前記エピタキシャル
   層表面に酸化膜を付け直す工程、２つのアイランド表面
   に抵抗領域とこの抵抗領域よりも高い不純物濃度を有す
   る縦型バイポーラトランジスタのベース領域を形成する
   一導電型の不純物を前記酸化膜を貫通してイオン注入す
   る工程、 他のアイランド表面に前記縦型バイポーラトランジスタ
   のエミッタ拡散に先立って形成したＭＩＳ型容量の下部
   電極領域の表面にＭＩＳ型容量の誘電体薄膜を形成する
   工程、 前記エピタキシャル層表面から逆導電型の不純物を選択
   的に拡散し、前記縦型バイポーラトランジスタのエミッ
   タ領域を所定の深さに形成する工程、 全面に導電体膜を形成し、パターニングすることによっ
   て前記誘電体薄膜の上にＭＩＳ型容量の上部電極を、各
   領域表面の所望の部分には各領域とオーミックコンタク
   トする電極を夫々配設する工程とを具備することを特徴
   とする半導体集積回路の製造方法。