JPH01184944A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はＭＩＳ型容量素子を組み込んだ半導体集積回路
に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、フレフタとなる半導体層表面にベ
ース、エミッタを２重拡散して形成した縦型のＮＰＮ　
トランジスタを主体として構成されている。その為、前
記ＮＰＮ　トランジスタを製造するベース及びエミッタ
拡散工程は必要不可決の工程であり、コレクタ直列抵抗
を低減する為の高濃度埋込層形成工程やエピタキシャル
層成長工程、各素子を接合分離する為の分離領域形成工
程や電気的接続の為の電極形成工程等と並んでバイポー
ラ型ＩＣを製造するのに欠かせない工程（基本工程）で
ある。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。そこで、基本的なＮＰ
Ｎ　トランジスタの形成を目的とせず、他の素子を組み
込む為もしくは他素子の特性を向上することを目的とし
て新規な工腟を追加することがある。例えば前記エミッ
タ拡散によるカソード領域とでツェナーダイオードのツ
ェナー電圧を制御するアノード領域を形成する為のＰ＋
拡散工程、ベース領域とは比抵抗が異なる抵抗領域を形
成する為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ
型よりも大きな容量が得られる窒化膜容量を形成する為
の窒化膜形成工程、ＮＰＮ　ｌ−ランジスタのコレクタ
直列抵抗を更に低減する為のコレクタ低抵抗領域形成工
程等がそれであり、全てバイポーラＩＣの用途や目的及
びコスト的な面から検討して追加するか否かが決定され
る工程（オブション工程）である。

上記オブション工程を利用して形成したＭＩＳ型容量を
第５図に示す、同図において、（３１）はＰ型半導体基
板、（３２）はＮ型エピクキシャル層、（３３）はＮ３
型埋め込み層、（３４）はＰ＋型分離領域、（３５）は
アイランド、（３６）はエミッタ拡散によるＮ＋型の下
部電極領域、（３７）は高誘電率絶縁体としてのシリコ
ン窒化膜（ＳｉｓＮａ＞、（３８）はアルミニウム材料
から成る上部電極、（３９）は酸化膜、（４０）は電極
である。尚、窒化膜を利用したＭＩＳ型容量としては、
例えば特開昭６０−２４４０５６号公報に記載されてい
る。

（ハ）発明が解決しようとする課題 しかしながら、従来のＭＩＳ型容量は下部電極としてＮ
ＰＮ　トランジスタのエミッタ領域を利用している為、
エミッタ領域形成用のＮ型不純物をデボした後に窒化膜
を形成し、その後でＮ型不純物のドライブインを行わな
ければならない。すると、窒化膜のデボ時に使用する８
００″Ｃ前後の熱処理がエミッタ領域を拡散きせる為、
ＮＰＮ　トランジスタのｈ□（電流増幅率）のばらつき
が大きく、そのコントロールが難しい問題点があった。

また、窒化膜の形成に必要なオブション工程を追加した
か否かでエミッタ領域の熱処理条件を変える必要がある
為、機種別の工程管理が必要であり、管理の共通化がで
きない問題点があった。

これらの問題点を避けるために、ＭＩＳ型容量の下部電
極としてエミッタ拡散前の拡散工程、例えばベース拡散
等を用いると、下部電極の表面不純物濃度が低下して上
部電極の電界によって空乏層が発生し、このためにＭＩ
Ｓ型容量の容量に温度変化を生じる問題点があった。

（ニ）課題を解決するための手段 本発明は斯上した問題点に鑑みてな詐れ、ＭＩＳ型容量
の下部電極となる拡散領域をエミッタ領域前の拡散工程
で形成し、拡散領域表面に拡散領域と同じ導電型のイオ
ン注入層を設けることにより、従来の問題点を解決した
半導体集積回路を提供するものである。

（ホ〉作用 本発明に依れば、下部電極となる拡散領域をエミッタ拡
散以前に形成することにより窒化膜の形成時に必要な８
００℃前後の熱処理によりＮＰＮトランジスタのｈ□の
ばらつきをなくすことができる。また下部電極となる拡
散領域の空乏層はイオン注入層により表面不純物濃度が
高められるので発生を抑制することができる。

（へ）実施例 以下に本発明の各実施例を図面を参照して詳述する。

先ず、本発明の第１の実施例を第１図に示す。

第１図において、（１〉はＮ型のシリコン半導体基板、
（２）は基板（１）表面に設けた下部電極となるＰ型又
はＮ型め拡散領域、（３）は拡散領域（２）を被覆する
絶縁膜、（４）は絶縁膜（３）上に設けたアルミニラム
より成る上部電極、（６）は拡散領域（２）表面に設け
た拡散領域と同一導電型のイオン注入層である。

本発明の特徴は拡散領域（２）の不純物濃度をエミッタ
拡散（１０”ａｔｏｍｓ−ｃｍ−”　）より低く設定で
きる点にある。拡散領域（２）の不純物濃度を下げると
、上部電極（４）の電界の影響により拡散領域（２）表
面に空乏層が形成される。この空乏層の発生をイオン注
入層り６）により拡散領域（２）表面の表面不純物濃度
を上げて抑制している。

本発明に依るＭＩＳ型容量は、上部電極（４〉と絶縁膜
（３）とで形成されるＭＯ８容量（容量値をＣｏ８とす
る）と、拡散領域（２）表面の空乏層で形成される空乏
層容量（容量値をＣ４とする）とが直列に接続された構
造となる。この結果、全容量値Ｃは 」ニー　　　１１ ＣＣｏｔ　　　Ｃａ で与えられる。しかし空乏層容量Ｃ，ｏ３Ｔという関係
があり、温度特性を有している。そこでイオン注入層（
６）により拡散領域（２）表面の不純物濃度を上げて結
果的にエミッタ拡散と同じ程度の表面不純物濃度として
、空乏層の広がりを抑制して空乏層容量を最少限にして
ＭＩＳ型容量の温度変化を防止している。

次に本発明の第２の実施例を第２図に示す。第２図にお
いて、（１１）はＰ型シリコン半導体基板、（１２）は
Ｎ型エピタキシャル層、（１３）はＮ＋型の埋め込み層
、（１４）はＰ゛型の分離領域、（１５）は下部電極と
なるＰ型の拡散領域、（２７）はＰ＋型のイオン注ズ層
、（１６）は誘電体層となるシリコン窒化膜、（１７）
はアルミニウムよりなる上部電極、（１Ｂ）はＰ型のベ
ース領域、（１９）はＮ１型のエミッタ領域、（２０）
はＮ＋型のコレクタコンタクト領域である。

第２の実施例では、一つの島領域（２１）に本発明のＭ
ＩＳ容量を形成し、他の島領域（２１）にはＮＰＮトラ
ンジスタをｆｌｉ！したバイポーラ半導体集積回路を示
している。このＭＩＳ容量では下部電極をベース拡散時
に形成したＰ型拡散領域（１５）を用い、誘電体層とし
てシリコン窒化膜（１６）を用いた点に特徴がある。そ
してイオン注入層（２７）により空乏層の広がりを抑え
ているので空乏層容量による温度特性を大幅に低減して
いる。

更に本発明の第３の実施例を第３図に示す。なお第２図
と共通するものは同一符号を用いる。第３図において、
（１１）はＰ型シリコン半導体基板、（１２）はＮ型の
エピタキシャル層、（１３）はＮ＋型の埋め込み層、（
１４）はＰ”型の分離領域、（２２）は下部電極となる
Ｎ型の拡散領域、（２７）はＮ１型のイオン注入層、　
（２３）は誘電体層となるシリコン酸化膜、（１７）は
アルミニウムよりなる上部電極、（１８）はＰ型のベー
ス領域、（１９）はＮ型のエミッタ領域、（２０）はＮ
＋型のコレクタコンタクト領域である。

第３の実施例では、一つの島領域（２１）に本発明のＭ
ＩＳ容量を形成し、他の島領域（２１）にはＮＰＮトラ
ンジスタを混戦したバイポーラ半導体集積回路を示して
いる。このＭＩＳ容量では下部電極をコレクタコンタク
ト拡散時に形成したＮ型拡散領域（２２〉を用い、誘電
体層として薄いシリコン酸化膜（２３）を用いた点に特
徴がある。モしイオン注入層（２７）により空乏層の広
がりを抑えているので、空乏層台ｈ（による温度特性を
大幅に低減している。

次に第４図Ａ乃至第４図Ｆを参照して本発明に依る半導
体集積回路の製造方法を説明する。

先ず第４図Ａに示す如く、Ｐ型のシリコン半導体基板（
１１）の表面にアンチモン（Ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にドープしてＮ＋型埋め込みＪｆ
ｆｌ（１３＞を形成し、基板（１１）全面に厚さ５〜１
０μのＮ型のエピタキシへ・ル層（１２）を積層する。

次に第４図Ｂに示す如く、エピタキシへ・ル層（１２）
表面からボロン（Ｂ）を選択的に拡散することによって
、埋め込み層（１３）を夫々取囲むようにエピタキシャ
ル層（１２）を貫通ずるＰ＋型の分離領域（１４）を形
成する。分離領域（１４）で囲まれたエピタキシャル層
（１２）が夫々の回路素子を形成する為の島領域（２１
）となる。コレクタコンタクト領域（２０）はエピタキ
シー＼・ル層（１２）表面から埋め込みＢ（１３）に到
達する様に形成する。

次に第４図Ｃに示す如く、エピタキシャル層（１２）表
面からＰ型不純物（ボロン）を選択拡散又はイオン注入
することによって島領域（２１）表面にＭＩｓ型容量素
子の下部電極となる拡散領域（１５）を形成し、他の島
領域（２１）表面にはＮＰＮ　トランジスタのベースと
なるベース領域（１８）を形成する。

従って、拡散領域（１５）の不純物濃度はベース拡散と
同じであり、１０　”ａｔｏｍｓ−ｃｍ−’となってい
る。

これは従来のエミッタ拡散が１０　”ａｔｏｍｓ−ｃｍ
−”であるので、かなり表面不純物濃度が低下している
。

次に第４図りに示す如く、エピタキシャル層（１２）表
面の酸化膜（２４）を選択的にエツチング除去して拡散
領域（１５）表面の一部を露出させ、エピタキシャル層
（１２）全面に常圧ＣＶＤ法等の技術を用いて膜厚数百
〜千数百人のシリコン窒化膜（５１ｓＮａ）を堆積させ
る。シリコン窒化膜はシリコン酸化膜よりも高い誘電率
を示すので、大容量を形成することが可能である。そし
て、前記シリコン窒化膜表面に周知のレジストパターン
を形成し、ドライエッチ等の技術を利用して前記露出し
た拡散領域（１５）の表面を覆う誘電体薄膜（１６）を
形成する。その後、エピタキシャル層（１２）全面にポ
ロンのイオン注入を行う。このイオン注入は加速電圧１
００ＫＱＶ、　　ドーズ量１０’″〜ｌ　Ｑ　”ｃｍ−
”で行い、薄い誘電体薄膜（１６）を介して拡散領域（
１５）表面に膜厚差を利用して選択的にイオン注入層（
２７）を形成している。更に、誘電体薄膜（１６）を覆
う様にＣＶＤ法による酸化膜（２５）を堆積させる。

次に第４図Ｅに示す如く、今度はＮＰＮトランジスタの
ベース領域（１８）表面の酸化膜（２５）を開孔し、こ
の酸化膜（２５）をマスクとしてリン（Ｐ＞を選択拡散
することによりＮ＋型のエミッタ領域（１９）を形成す
る。

次に第４図Ｆに示す如く、酸化膜（２５）上にネガ又は
ポジ型のフォトレジストによるレジストパターンを形成
し、ウェット又はドライエツチングによって誘電体薄膜
（１６）上の酸化膜（２５）を除去し、さらに酸化膜（
２５）の所望の部分に電気的接続の為のコンタクトホー
ルを開孔する。そして、基板（１１）全面に周知の蒸着
又はスパッタ技術によりアルミニウム層を形成し、この
アルミニウム層を再度バターニングすることによって所
望形状の電極（２６）と誘電体薄膜（１６）上の上部電
極（１７）を形成する。

斯上した本願の製造方法によれば、ＭＩＳ型容量の拡散
領域（１６）としてエミッタ拡散工程以前に形成したＰ
又はＮ型の拡散領域を使用したので、誘電体薄膜（１６
）の製造工程をエミッタ拡散工程の前に配置することが
できる。すると、エミッタ領域（１９）形成用のリン（
Ｐ）のデポジットからリン（Ｐ）のドライブインの間に
ＭＩＳ型容量形成の為の熱処理を配置する必要が無く、
デポジットによってリン（Ｐ）が初期拡散された状態か
ら即ＮＰＮトランジスタのｈｙ＊（電流増幅率）コント
ロールの為の熱処理（ドライブイン）工程を行うことが
できる。その為、ＮＰＮトランジスタのｈ■のばらつき
が少なく、ＭＩＳ型容量を組み込んだことによるｈ□コ
ントロールの難しさを解消できる。また、ＭＩＳ型容量
を組み込む組み込まないにかかわらずエミッタ領域（１
９〉の熱処理条件を一本化することができるので、機種
別の工程管理が極めて容易になる。

（ト）発明の効果 本発明に依れば、イオン注入ＪｖＩ（２７）により下部
電極となる拡１１に領域（１６）（２２）表面の不純物
濃度を高めて空乏層の広がりを抑制し、温度特性の少な
いＭＩＳ型容励を実現できる利点を有する。

また本発明によるＭＩＳ型容量は半導体集積回路の一つ
の島領域（２１）に形成できるので、温度特性の少ない
ＭＩＳ型容量を組み込んだ半導体集積回路を提供できる
利点を有する。

また本発明によるＭＩＳ型容量は拡散領域（１６）（２
２）をＮＰＮ　ｌ−ランジスクのコレクタコンタクト拡
散またはベース拡散で兼用できるので、拡１孜領域（１
６）（２２）をコレクタコンタクト拡散またはベース拡
散工程で形成できる利点を有する。

また本発明によるＭＩＳ型容量は絶縁膜（１６）として
シリコン窒化膜を用いるので、シリコン酸化膜に比べて
大きい容量値を実現できる利点を有する。

更に本発明によるＭＩＳ型容量は拡散領域（１６〉（２
２）をエミ・ツタ拡散以前、即ちベース拡散またはコレ
クタコンタクト拡散により形成しているので、従来のよ
うにエミッタ拡散後に熱処理をする必要がないため、Ｎ
ＰＮトランジスタのｈｙｔのコントロールが極めて容易
となる利点を有する。

更にまた本発明ではイオン注入層（２７）を誘電体薄膜
（１６）を形成後に膜厚さを利用してイオン注入して形
成しているので、マスク工程を１回省略でき、工程の簡
略化が図れる利点を有する。

【図面の簡単な説明】

第１図乃至第３図は本発明の各実施例を説明する断面図
、第４図Ａ乃至第４図Ｆは本発明の半導体集積回路の製
造方法を説明する断面図、第５図は従来のＭＩＳ型容量
を説明する断面図である。 （１）は半導体基板、　（２〉は拡散領域、　（３）は
絶縁膜、　（４）は上部電極、　（５）は下部電極、り
６）はイオン注入層である。

Claims (4)

【特許請求の範囲】
1. （１）一導電型の半導体領域と前記半導体領域表面に設
   けた一導電型または逆導電型の下部電極となる拡散領域
   と前記拡散領域を被覆する絶縁膜と前記絶縁膜上に設け
   た上部電極とより成るＭＩＳ容量を有する半導体集積回
   路において、前記拡散領域の不純物濃度を前記電極の電
   界によって空乏層が発生する様に低く設定し、前記拡散
   領域表面に前記拡散領域と同じ逆導電型のイオン注入層
   を設けたことを特徴とした半導体集積回路。
2. （２）請求項第１項に記載する半導体集積回路において
   、前記半導体領域は一導電型のエピタキシャル層を逆導
   電型の分離領域で電気的に分離した島領域で構成するこ
   とを特徴とした半導体集積回路。
3. （３）請求項第１項に記載する半導体集積回路において
   、前記拡散領域はコレクタコンタクト拡散またはベース
   拡散により形成されることを特徴とした半導体集積回路
   。
4. （４）請求項第１項に記載する半導体集積回路において
   、前記絶縁膜としてシリコン酸化膜またはシリコン窒化
   膜を用いることを特徴とした半導体集積回路。