JPH02352A - 半導体集積回路の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （り産業上の利用分野 本発明はイオン注入法による抵抗素子を組み込んだ半導
体集積回路の、ＮＰＮトランジスタのり、２制御を容易
ならしめ且つ、集積密度を大幅に向上させることが可能
な半導体集積回路の製造方法に関する。

（ロ）従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮト
ランジスタを主体として構成されている。その為、前記
ＮＰＮ）ランジスタを製造するベース及びエミッタ拡散
工程は必要不可欠の工程であり、コレクタ直列抵抗を低
減する為の高濃度埋込層形成工程やエピタキシャル層成
長工程、各素子を接合分離する為の分離領域形成工程や
電気的接続の為の電極形成工程等と並んでバイポーラ型
ＩＣを製造するのに欠かせない工程（基本工程）である
。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。

そこで、基本的なＮＰＮトランジスタの形成を目的とせ
ず、他の素子を組み込む為もしくは他素子の特性を向上
することを目的として新規な工程を追加することがある
。

例えば前記エミッタ拡散によるカソード領域とでツェナ
ーダイオードのツェナー電圧を制御するアノード領域を
形成する為のＰ１拡散工程、ベース領域とは比抵抗が異
る抵抗領域を形成する為のＲ拡散工程やインプラ抵抗形
成工程、ＭＯＳ型よりも大きな容量が得られる窒化膜容
量を形成する為の窒化膜形成工程、ＮＰＮ　トランジス
タのコレクタ直列抵抗を更に低減する為のコレクタ低抵
抗領域形成工程等がそれであり、全てバイポーラＩＣの
用途や目的及びコスト的な面から検討して追加するか否
かが決定される工程（オブション工程）である。

上記オブション工程を利用して形成したインプラ抵抗を
第３図に示す、同図において、（１）はＰ型半導体基板
、（２）はＮ＋型埋込層、（３〉はＮ型エピタキシャル
層、（４）はＰ“型分離領域、（５）はアイランド、（
６）はＮＰＮトランジスタのＰ型ベース領域、（７）及
び（８）はＮＰＮ　）−ランジスタのＮ１型エミッタ領
域及びコレクタコンタクト領域、（９）はイオン注入に
よる抵抗領域、（１０）はベース拡散で形成したコンタ
クト領域である。

そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。

（ハ）発明が解決しようとする課題 しかしながら、エミッタ領域（７〉形成後に抵抗領域（
９）を形成すると、ＮＰＮ　ｌ−ランジスタのり、。

（電流増幅率）をフントロールする熱処理は抵抗領域（
９）形成後に行わなければならない。すると、抵抗領域
（９）のフォトエツチングの前に行う数百°Ｃの熱処理
がエミッタ領域（７）を拡散させる為、ＮＰＮトランジ
スタのり、のばらつきが太きく、そのフントロールが難
しい欠点があった。

また、インプラ抵抗を追加したか否かでエミッタ領域（
７）の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。

更に、複数の拡散領域（６）　、　（９）　、　（１０
）等を形成する場合、夫々の拡散工程の前にホトレジス
ト塗布、マスク合せ、露光、現像、ホトエツチング工程
があり、この中のマスク合せ工程において、設計値から
のずれを生じる。このずれは、拡散領域同士の接触を生
じ、−膜内にはこのずれを防止するために数μｍの余裕
を設けていた。従って集積度の向上を防げていた。

（ニ）課題を解決するための手段 本発明は前述の課題に鑑みて成され、エピタキシャル層
（２３）上にシリコン酸化膜（２６）を形成する工程と
、前記シリコン酸化膜（２６〉を蝕刻して複数の不純物
の導入孔を形成する工程と、前記シリコン酸化膜（２６
）上に塗布されたレジスト膜（２７）をマスクとして、
前記導入孔に選択的に不純物を導入する工程と、前記シ
リコン酸化膜（２６）上にレジスト膜（３０）　、　（
３１）を塗布する工程と、前記レジスト膜（３０）　、
　（３１）をマスクとして、前記導入孔に選択的に不純
物を導入する工程とを少なくとも備えることで解決する
ものである。

（ホ）作用 本発明では、一端エピタキシャル層（２３）上のジノコ
ン酸化膜（２６）に複数の導入孔を精度良く形成し、こ
の後レジスト膜の開孔部を前記導入孔より広げて形成す
れば、拡散領域の位置は前記導入孔の形成位置によって
決定できる。

従ってレジスト膜の形成位置がラフで広がる方向に開孔
位置がずれても、拡散領域の形成位置が精度良く形成出
来るので、従来設けていた余裕が全く不要となり、集積
度を向上させることができる。

（へ）実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板（
２１）の表面にアンチモン（Ｓｂ）又はヒ素（Ａｓ）等
のＮ型不純物を選択的にＶ−ブしてＮ＋型埋込層（２２
）を形成し、基板（２１）全面に厚さ５〜１０μのＮ型
のエピタキシャル層（２３）を積層する。

次に第１図Ｂに示す如く、エピタキシャル層（２３）表
面からボロン（Ｂ）を選択的に拡散することによって、
埋込層（２２）を夫々取囲むようにエピタキシャル層（
２３）を貫通するＰ＋型の分離領域（２４）を形成する
。分離領域（２４）で囲まれたエピタキシャル層（２３
）が夫々の回路素子を形成する為のアイランド（２５）
となる。

次に第１図Ｃに示す如く、熱酸化を行ってエピタキシャ
ル層（２３）全面に約７０００人の厚い酸化膜（２６）
を形成し、スピンオン塗布によって酸化膜（２６）上に
ポジ型のフォトレジストを塗布し、続いて反射型投影方
式又は縮小投影露光方式等の１μｍ以下の重ね合せ精度
を有する露光装置を用いて所望形状のパターンを焼付け
、現像することによって開孔部を複数重する１回目のレ
ジストパターン（２７）を形成する。

次に第１図りに示す如く、リアクティブ・イオン・エツ
チング等のドライエツチングで酸化膜（２６）を異方性
エツチングすることにより１回目レジストパターン（２
７）に対応する酸化膜（２６）パターンを形成し、複数
の不純物の導入孔を一度に形成する。

その後マスクとなる１回目レジストパターン（２７）を
残存させた状態でエピタキシャルＪｕｌ（２３）表面か
ら１回目のボロン（Ｂ）のイオン注入を行うことにより
２つのアイランド（２５）表面に同一の不純物濃度を有
する抵抗領域（２８）とＮＰＮトランジスタのベース領
域（２９）を夫々形成する。１回目のイオン注入は比抵
抗を高くする側の抵抗領域（２８）の不純物濃度に合わ
せてボロン（Ｂ）のドーズｔと加速電圧が選択される。

次に第１図Ｅに示す如く、１回目のレジストパターン（
２７）を除去した状態で、その表面にネガ型のフォトレ
ジスト膜をスピンオン塗布し、今度はプロキシミティ露
光方式や投影露光方式によって所望形状のパターンを焼
付け、現像することによって２回目のレジストパターン
（３０）を形成する。２回目のレジストパターン（３０
）は１回目のレジストパターン（２７）より遮へい部分
を小さくし、イオン注入をしない領域上には２回目のレ
ジスト膜（３０）が形成される。

その為、２回目のレジストパターン（３０）の開孔部分
には前の工程でイオン注入した領域の一表面と酸化膜（
２６）パターンのエツジ部分が露出することになる。ま
た２回目のレジストパターン（３０）の一部分（３１）
は抵抗領域（２８〉の両端を除く表面を直接覆い、抵抗
領域（２８）のコンタクト部分だけを露出する。

ここで予め精度を有した導入孔が形成しであるために、
前述の如く第２回目のレジストパターン精度を考えなく
ても、前記酸化膜（２６）の導入孔で、ベース領域（２
９）の形成位置が後述の如く決定できる。

次に第１回目に示す如く、エピタキシヤル層（２３）表
面から前回の工程で形成した酸化膜（２６）パターンを
再びマスクとして２回目のボロン（Ｂ）のイオン注入を
行う。ＮＰＮトランジスタのベース領域（２９）にはボ
ロン（Ｂ）が精度良く重ねてイオン注入されるので、こ
の段階で比抵抗を低くする側即ちベース領域（２９）の
不純物濃度を決めるように２回目イオン注入のドーズ量
が設定される。また、ベース領域（２９〉の不純物濃度
は後で形成する電極とのオーミックコンタクトが行える
ような不純物濃度とし、それ由抵抗領域（２８）の両端
にも２回目のイオン注入をすることによってベース領域
（２９）と同一不純物濃度を有する電極配設用のコンタ
クト領域（３２）を形成する。コンタクト領域（３２）
の間の抵抗領域（２８）は２回目レジストパターン（３
０）の−ｍ分（３１）で覆われているので２回目のボロ
ン（Ｂ）がイオン注入されない。その為、２回目レジス
トパターン（３０）の一部分（３１）で覆われた部分の
不純物濃度は、１回目のイオン注入により設定された不
純物濃度がそのまま残り、この領域が、インプラ抵抗の
抵抗値を実質的に決定する領域となる。また、不純物濃
度が低いので前述したコンタクト領域（３２）が必要と
なる。その後２回目レジストパターン（３０）を除去し
、全体をＣＶＤの酸化膜（２６）で覆うと共にベース領
域（２９〉を一定深さにまで拡散する熱処理を行う。

尚、酸化膜（２６）のエツジ部分が露出きれ、この酸化
膜（２６）をマスクとして使用しているので、例えば約
７０００人の厚いシリコン酸化膜を第１図Ｃの工程で形
成する必要がある。

従って、一端、第１図りの工程で精度の高い不純物の導
入孔を形成しであるので、ベース領域の２回のイオン注
入は精度良く重なり、しかも第２回目のレジストパター
ンの開口部は、単に前記導入孔より広がって形成されれ
ば良いので、精度的にはラフですむ。

次に第１図Ｇに示す如く、ＮＰＮ　トランジスタのベー
ス領域（２９）表面とアイランド（２５）表面の酸化膜
（２６）を開孔し、この酸化膜（２６）をマスク、とし
てリン（Ｐ）をデポジットし、グラス膜を除去した後直
ちに酸化性又は非酸化性雰囲気内の熱処理を加え、リン
（Ｐ）をドライブインすることによってＮＰＮ　ｌ−ラ
ンジスタのエミッタ領域（３３）とコレクタコンタクト
領域（３４）を形成する。本工程のドライブインでＮＰ
Ｎ　トランジスタのｈＦｌｌ（電流増幅率）をコントロ
ールする。

次に第１回目に示す如く、酸化膜（２６）の所定部分を
エツチング開孔してコンタクトホールを形成した後、エ
ピタキシヤル層（２３）全面に周知の蒸着又はスパッタ
技術によりアルミニウム層を形成し、このアルミニウム
層をパターニングすることによって各領域上に電極（３
５）を配設する。

上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、（２５）はアイラン
ド、（２８）は抵抗領域、（３２）はフンタクト領域、
（３６）はフンタクトホール、そり、テ（３１）を第１
回目における２回目レジストパターン（３ｏ）の一部分
の形状を示す。抵抗領域（２８）の線幅とコンタクト領
域（３２）の大きさは第１図Ｃの１回目のレジストパタ
ーン（２７）によって既に決定されるので、このインプ
ラ抵抗の抵抗値はコンタクト領域（３２）間の距離では
無く２回目レジストパターン（３０）の一部分（３１）
が覆う抵抗領域（２８）の長さで決まる。その為、本実
施例ではコンタクト孔（３６）の大きさを抵抗領域（２
８）の線幅以下とすることによってコンタクト領域（３
２）の不純物濃度の変化による抵抗値の変動が最も少い
構造とし、この構造とすることにより２回目レジストパ
ターン（３０）の一部分（３１）の側端部（３７）をコ
ンタクト領域（３２）の側端部（３８）と一致させであ
る。その為、インプラ抵抗の占有面積を最も小さくでき
、マスクずれによる抵抗値の変動を僅ど無視できると共
に、ベース領域（２９）をインプラ抵抗と同じ高精度で
製造することができる。

斯上した本願の製造方法によれば、エミッタ領域（３３
）形成の前にイオン注入による抵抗領域（２８）の形成
を行うので、エミッタ領域（３３）形成用のリン（Ｐ）
をデポジットした後余分な熱処理を配置すること無く直
ちにＮＰＮトランジスタのｈＦＩ！コントロールの為の
ドライブインへ移行することができる。その為、ＮＰＮ
トランジスタのｈｙｔ（電流増幅率）のばらつきが少く
、インプラ抵抗を組み込んだことによるｈＦＩ！コント
ロールの難しさを解消できる。また、インプラ抵抗を組
み込む組み込まないにかかわらずエミッタ領域（３３）
の熱処理条件を一本化できるので、機種別の工程管理が
容易になる。

更に、一端酸化膜（２６）に複数の導入孔を形成し、こ
の酸化膜（２６）のエツジ部分で、後の複数回のイオン
注入を行うので、抵抗領域（２８）およびベース領域（
２９）は、このエツジ部分で形成位置が決定できる。従
って２回目のレジスト膜（３０）のパターン精度は、単
に前記導入孔より広がっていれば良いので、ラフで良い
。従って第１図Ｆにおけるマスクずれは全く考える必要
がなくなる。

（ト）発明の詳細 な説明した如く、一端エピタキシャル】上のシリコン酸
化膜を蝕刻して複数の導入孔を形成し、この後レジスト
膜をマスクとしてイオン注入する導入孔を選択して、不
純物を導入すれば、選択された導入孔のエツジ部分で拡
散領域の形成位置が決定できる。

また導入孔よりも広がってレジスト膜を形成すれば良い
ので、パターン精度はラフで良く、このレジスト膜のず
れを全く考える必要が無くなる。

従ってこのマスクずれに対する余裕を設けなくても良い
ので、その分集積度を向上させることができる。

次に、一端エピタキシャル層上の予定のベース領域およ
び予定の抵抗領域に対応するシリコン酸化膜を蝕刻して
、夫々の導入孔を形成し、この後レジスト膜をマスクと
してイオン注入する導入孔を選択して、不純物を導入す
れば、選択された導入孔のエツジ部分でベース領域およ
び抵抗領域の形成位置が決定できる。

また導入孔よりも広がってレジスト膜を形成すれば良い
ので、パターン精度はラフで良く、このレジスト膜のず
れを全く考える必要がなくなる。

従ってこのマスクずれに対する余裕を設けなくても良い
ので、その分集積度を向上させることができる。しかも
導入孔の形成に際し、分離領域とベース領域の離間距離
を考慮の上で形成すれば、ベース領域のずれが生じない
ため、ベース領域が分離領域に近づいて、ベース領域と
分離領域の耐電圧特性が低下する問題を無くすことがで
きる。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｈは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。

Claims (3)

【特許請求の範囲】
1. （１）エピタキシャル層上にシリコン酸化膜を形成する
   工程と、 前記シリコン酸化膜を蝕刻して複数の不純物の導入孔を
   形成する工程と、 前記シリコン酸化膜上に塗布されたレジスト膜をマスク
   として、前記導入孔に選択的に不純物を導入する工程と
   、 前記シリコン酸化膜上にレジスト膜を塗布する工程と、 前記レジスト膜をマスクとして、前記導入孔に選択的に
   不純物を導入する工程とを少なくとも備えることを特徴
   とした半導体集積回路の製造方法。
2. （２）エピタキシャル層上にシリコン酸化膜を形成する
   工程と、 少なくとも予定トランジスタのベース領域および予定の
   抵抗領域に対応する前記シリコン酸化膜を蝕刻して複数
   の不純物の導入孔を形成する工程と、 前記シリコン酸化膜上に塗布されたレジスト膜をマスク
   として、前記導入孔に選択的に不純物を導入する工程と
   、 前記シリコン酸化膜上にレジスト膜を塗布する工程と、 前記レジスト膜をマスクとして、前記導入孔に選択的に
   不純物を導入する工程とを備えることを特徴とした半導
   体集積回路の製造方法。
3. （３）一導電型の半導体基板上に複数の逆導電型の埋込
   層を形成する工程と、 前記半導体基板上に逆導電型のエピタキシャル層を形成
   する工程と、 前記エピタキシャル層を分離して複数のアイランドを形
   成する工程と、 前記エピタキシャル層上にシリコン酸化膜を形成する工
   程と、 少なくとも予定のトランジスタのベース領域および予定
   の抵抗領域に対応する前記シリコン酸化膜を蝕刻して複
   数の不純物の導入孔を形成する工程と、 前記シリコン酸化膜上に塗布されたレジスト膜をマスク
   として、前記導入孔に選択的に不純物を導入する工程と
   、 前記シリコン酸化膜上にレジスト膜を塗布する工程と、 前記レジスト膜をマスクとして、前記導入孔に選択的に
   不純物を導入する工程と、 前記不純物の導入によって形成されたベース領域を所定
   の深さに拡散する工程と、 前記エピタキシャル層表面のベース領域内に不純物を拡
   散して前記トランジスタのエミッタ領域を形成する工程
   とを備えることを特徴とした半導体集積回路の製造方法
   。