JPH01175644A - ブレークポイント検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は多重仮想空間をサポートするマイクロコンブと
ュータのブレークポイント検出装置に関するものである
。

従来の技術 従来の多重仮想空間をサポートするマイクロコンピュー
タとしては、例えば、日本電気（株）、　「Ｖ６０／Ｖ
７０アーキテクチャ壷マニュアル」、１９８７、に示さ
れている。このような多重仮想空間をサポートするマイ
クロコンピュータにおいては、複数のタスクをそれぞれ
独立の仮想空間で時分割に並行動作させることが可能で
ある（ｒＶ６０／Ｖ７０アーキテクチャ・マニュアル１
、ｐｐ９）、　　Ｌｌたがって、同一の仮想アドレスを
複数のタスクで使用することができる。多重仮想空間を
利用しているプログラムをデバッグするためには、任意
の仮想空間の任意の仮想アドレスでブレークポイント割
込を発生させる必要がある。この機能を実現する為に従
来の多重仮想空間をサポートするマイクロコンピュータ
では、ブレークポイントを発生する仮想アドレスを指定
するブレークポイントアドレス指定レジスタと、仮想ア
ドレスとブレークポイントアドレス指定レジスタの値が
一致した時、ブレークポイント割込を発生させるかどう
かを指定するブレークポイント有効フラグを備えており
、フラグはタスク毎に指定可能である（１’Ｖ６０／Ｖ
７０アーキテクチヤ・マニュアル」、ｐｐ４３２−４３
７）。

第２図はこの従来の多重仮想空間をサポートするマイク
ロコンピュータのブレークポイント検出装置を示すもの
であり、４はブレークポイントアドレス指定レジスタ、
５は比較器、７はブレークポイント有効フラグ、８は制
御手段である。

以上のように構成された従来の多重仮想空間をサポート
するマイクロコンピュータのブレークポイント検出装置
においては、ブレークポイントアドレス指定レジスタ４
の値と仮想アドレス９が比較器５によって比較され、両
者が一致するとアドレス一致信号５１が出力される。制
御手段８はアドレス一致信号５１がアクティブであり、
ブレークポイント有効フラグ７がセットされている時、
ブレークポイント検出信号８１を出力する。

また、ブレークポイント有効フラグは、実行タスクを切
り換える時にオペレーティングシステム等が実行する命
令によって、記憶装置上に格納されたタスクの状態を保
持するタスクコントロールブロック（以下ＴＣＢと略記
する）より読みだされてセットまたはリセットされる。

発明が解決しようとする問題点 しかしながら上記のような構成では、非実行中のタスク
のブレークポイントを変更する時には、ブレークポイン
トアドレス指定レジスタの値を変更するだけでなく、対
象とするタスクのＴＣＢが記憶装置上のどこに記憶され
ているかを求め、求めたＴＣＢの第何バイトの第何ビッ
トがブレークポイント有効フラグに対応するかを求め、
そのビットをセットまたはリセットする必要があり、デ
バッグ効率を低下させるという問題点を有していた。

本発明はかかる点に鑑み、多重仮想空間を利用したプロ
グラムを効率良くデバッグできるブレークポイント検出
装置を提供することを目的とする。

問題点を解決するための手段 本発明は仮想空間を識別する値を保持する仮想空間識別
レジスタと、ブレークポイント割込を発生させる仮想空
間を指定するブレークポイント仮想空間指定レジスタと
、前記仮想空間識別レジスタの値と前記ブレークポイン
ト仮想空間指定レジスタの値を比較して仮想空部一致信
号を出力する比較器を備えたブレークポイント検出装置
である。

作用 本発明は前記した手段により、ブレークポイント仮想空
間指定レジスタにブレークポイント割込を発生したい仮
想空間を設定することによって、任意の仮想空間におい
てブレークポイント割込を発生することができ、多重仮
想空間を利用するプログラムを効率良くデバッグするこ
とができる。

実施例 第１図は本発明の一実施例のブレークポイント検出装置
のブロック図である。第１図において従来例と同一のも
のについては、同一番号を使用する。ｌは仮想空間を識
別する値を保持する仮想空間識別レジスタ、２はブレー
クポイント割込を発生させる仮想空間を指定するブレー
クポイント仮想空間指定レジスタ、３は仮想空間識別レ
ジスタｌの値とブレークポイント仮想空間指定レジスタ
２の値を比較する第一の比較器、４はブレークポイント
割込を発生させるアドレスを指定するブレークポイント
アドレス指定レジスタ、５はブレークポイントアドレス
指定レジスタ４の値と仮想アドレス９を比較する比較器
、６は仮想空間一致信号有効フラグ、７はブレークポイ
ント有効フラグ、８は制御手段である。

以上のように構成されたこの実施例について、以下その
動作を説明する。

比較器３は仮想空間識別レジスタ１の値とブレークポイ
ント仮想空間指定レジスタ２の値が等しい時、仮想空部
一致信号３１を出力する。比較器５は従来のブレークポ
イント検出装置と同様に仮想アドレス９の値とブレーク
ポイントアドレス指定レジスタ４の値が等しい時、アド
レス一致信号５１を出力する。制御手段８は、仮想空間
一致信号有効フラグ６がセットされている場合、ブレー
クポイント有効フラグ７がセットされ、かつ仮想空間一
致信号３１とアドレス一致信号５１とが共にアクイブの
時に、ブレークポイント検出信号８１を出力する。仮想
空閏一致信号有効フラグ６がセットされていない場合は
、仮想空部一致信号３１に関係なくブレークポイント有
効フラグ７がセツトされ、かつアドレス一致信号５１が
アクティブの時に、ブレークポイント検出信号８１を出
力する。なお、ブレークポイント有効フラグ７は従来の
ブレークポイント検出装置のように、タスク毎に独立に
指定する必要はない、また、仮想空間識別レジスタの値
は、仮想空間を切り換えるときにオペレーティングシス
テム等によって実行される命令によってセットされる。

なお、この実施例では、ブレークポイントとして仮想空
間を指定しない時のために仮想空部一致信号有効フラグ
７を設けているが、存在しない仮想空間を指定すること
によって同様の機能は実現することができ、仮想空部一
致信号有効フラグ７は設けなくてもよい。

発明の詳細 な説明したように、本発明によれば、任意の仮想空間に
おいてブレークポイント割込を発生することができ、そ
の変更もブレークポイント仮想空間指定レジスタの値の
変更のみで行うことができ、多重仮想空間を利用するプ
ログラムを効率良くデバッグすることができ、その実用
的効果は大きい。

【図面の簡単な説明】

第１図は本発明の一実施例におけるブレークポイント検
出装置のブロック図、第２図は従来のブレークポイント
検出装置のブロック図である。 ｌ・・・仮想空間識別レジスタ、 ２・・・ブレークポイント仮想空間指定レジスタ、３．
５・・・比較器、 ４・・・ブレークポイントアドレス指定レジスタ、６・
・・仮想空間一致信号有効フラグ、７・・・ブレークポ
イント有効フラグ、８・・・制御手段、９・・・仮想ア
ドレス、５１・・・アドレス一致信号、 ３１・・・仮想空閏一致信号、 ８１・・・ブレークポイント検出信号。

Claims (1)

【特許請求の範囲】
1. 仮想空間を識別する値を保持する第１のレジスタと、ブ
   レークポイント割込を発生させる仮想空間を指定する第
   ２のレジスタと、前記第１のレジスタの値と前記第２の
   レジスタの値を比較して一致信号を出力する比較器を備
   えたことを特徴とするブレークポイント検出装置。