JPH01177660A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01177660A
JPH01177660A JP231888A JP231888A JPH01177660A JP H01177660 A JPH01177660 A JP H01177660A JP 231888 A JP231888 A JP 231888A JP 231888 A JP231888 A JP 231888A JP H01177660 A JPH01177660 A JP H01177660A
Authority
JP
Japan
Prior art keywords
processor
processing
cpu
control information
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP231888A
Other languages
English (en)
Other versions
JP2504796B2 (ja
Inventor
Kiyoshi Morishima
森島　潔
Seiji Baba
馬場　清司
Nobuyoshi Yamakawa
展良 山川
Masayuki Fujii
雅之 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63002318A priority Critical patent/JP2504796B2/ja
Publication of JPH01177660A publication Critical patent/JPH01177660A/ja
Application granted granted Critical
Publication of JP2504796B2 publication Critical patent/JP2504796B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、Ｉ／Ｏ処理を実行するＩ／Ｏプロセッザを有
する情報処理装置のＩ／Ｏ制御方式に関する。
〔従来の技術〕
従来、この種の情報処理装置においては、すべてのＩ／
Ｏデバイスの制御をＩ／Ｏプロセッサを用いて行う方式
となっていた。
〔発明が解決しようとする問題点〕
上述した従来の情報処理装置は、全１／Ｏデバイスの制
御をＩ／Ｏプロセッザを用いて制御するため、Ｉ／Ｏプ
ロセッサなしの情報処理装置にＩ／Ｏプロセッサを付加
する場合に、最初からすべてのＩ／Ｏデバイスの制御用
ファームウェア、ソフトウェアをＩ／Ｏプロセッサに用
意しないと、システムが動作しないという欠点がある。
〔問題点を解決するための手段〕
本発明の情報処理装置は、各１／Ｏデバイスを制御する
ために、各Ｉ／Ｏデバイスごとにメモリ上に、当該Ｉ／
ＯデバイスのＩ／Ｏ処理をＩ／Ｏプロセッサを用いて実
行するか、あるいは、Ｉ／Ｏプロセッサを用いずＣＰＵ
で実行するかを示す制御情報を含むＩ／Ｏデバイス制御
情報領域が設けられ、ＣＰＵは、Ｉ／Ｏ命令の実行開始
時、Ｉ／Ｏ命令によって指定されたＩ／Ｏデバイスに対
応するＩ／Ｏデバイス制御情報領域を参照し、制御情報
にしたがってＩ／Ｏ処理を自身で実行するか、あるいは
Ｉ／Ｏ処理をＴ／Ｏプロセツサに引継ぐかを決定するこ
とを特徴とする。
〔作用〕
したがって、Ｔ／Ｏプロセツサなしの情報処理装置にＴ
／Ｏプロセツサを付加する場合に、すべてのＩ／Ｏデバ
イスをＴ／Ｏプロセツサで制御することなしに、デバイ
スごとにＴ／Ｏプロセツサで制御するか、従来のままＣ
ＰＬＪで制御するかを選択し、順次Ｉ／Ｏプロセツ勺制
御に移行できる〔実施例〕 次に、本発明の実施例について図面を参照して説明する
。
第１図は本発明の情報処理装置の一実施例のブロック図
である。
本実施例は、ＣＰＵ１、Ｔ／Ｏプロセツサ２、主記憶３
、Ｉ／Ｏデバイス４，５，６、ＣＰＵ１とＴ／Ｏプロセ
ツサ２との情報転送ライン７で構成されている。
第２図は第１図に示す実施例で使用される主記憶３上の
Ｉ／Ｏデバイス制御情報領域の概略図である。主記憶３
には、それぞれＩ／Ｏデバイス４、Ｉ／Ｏデバイス５、
Ｉ／Ｏデバイス６に対する制御情報領域８，９．／Ｏが
設けられ、さらに制御情報領域８．９．／Ｏ内には“０
″であれば、対応するＩ／Ｏデバイスに対する処理をＣ
ＰＵ１が実行し、１１１　Ｉ＋であれば対応するＩ／Ｏ
デバイスに対する処理をＩ／Ｏプロセッｖ２が実行する
ことを示すフラグ１１．１２．１３が設けられている。
第３図は、ＣＰＵ１において、実行が開始されるＩ／Ｏ
処理、およびＩ／Ｏデバイスを指定するＩ／Ｏ命令のフ
ォーマットである。ビット８〜１５で、どのＩ／Ｏデバ
イスの処理であるが、すなわちＩ／ＯデバイスＮ０を指
定する。
次に、本実施例の動作を説明する。
ＣＰＵ１が第３図のフォーマットに示されるＩ／Ｏ命令
の実行を開始すると、ＣＰＵ１は、Ｉ／Ｏ命令のビット
８〜１５によって指定されたＩ／Ｏデバイス船に対応す
るＩ／Ｏデバイス制御情報領域を参照する。たとえば、
Ｉ／Ｏ命令のビット８〜１５が１１１　Ｉ＋であれば、
Ｉ／Ｏデバイス制御情報領域８を参照する。次に、ＣＰ
Ｕ１は、Ｉ／Ｏデバイス制御情報領域８内のフラグ１１
を調べる。もし、フラグ１１がＯ″であれば、ＣＰＬｌ
ｌは、自身でＩ／Ｏデバイス４の制御を行い、Ｉ／Ｏ処
理を実行する。もしフラグ１１が“１″であれば、ＣＰ
Ｕ１は、情報転送ライン７により、Ｔ／Ｏプロセツサ２
にＩ／Ｏ処理を引継ぐ。Ｔ／Ｏプロセツサ２は、ｒ／Ｏ
デバイス４の制御を行ない、Ｉ／Ｏ処理を実行する。
〔発明の効果〕
以上説明したように本発明は、各１／Ｏデバイスごとに
、ＣＰＵが制御を行うか、あるいは、Ｔ／Ｏプロセツサ
により制御を行うかを決定する方”’？　　５　− 式をとることにより、Ｔ／Ｏプロセツサなしの情報処理
装置にＴ／Ｏプロセツサを付加する場合に、すべての１
／ＯデバイスをＴ／Ｏプロセツサで制御することなしに
、デバイスごとにＴ／Ｏプロセツサで制御するか、従来
のままＣＰＬＪで制御するかを選択し、順次Ｉ／Ｏブロ
セッザ制御に移行できるという効果がある。
【図面の簡単な説明】
第１図は本発明の情報処理装置の一実施例のブロック図
、第２図は第１図に示される実施例で使用するＩ／Ｏデ
バイス制御情報領域の概略図、第３図はＩ／Ｏ命令の命
令フォーマットを示づ図である。 １・・・ｃｐｕ。 ２・・・Ｔ／Ｏプロセツサ、 ３・・・主記憶、 ４．５．６・・・Ｉ／Ｏデバイス、 ７・・・情報転送ライン、 ８．９．／Ｏ・・・Ｉ／Ｏデバイス制御情報領域、１１
．１２．１３・・・フラグ。 −〇　− 第１図 第３図

Claims (1)

  1. 【特許請求の範囲】 １、Ｉ／Ｏ処理を実行するＩ／Ｏプロセッサを有する情
    報処理装置において、 各Ｉ／Ｏデバイスを制御するために、各Ｉ／Ｏデバイス
    ごとにメモリ上に、当該Ｉ／ＯデバイスのＩ／Ｏ処理を
    、Ｉ／Ｏプロセッサを用いて実行するか、あるいは、Ｉ
    ／Ｏプロセッサを用いずＣＰＵで実行するかを示す制御
    情報を含むＩ／Ｏデバイス制御情報領域が設けられ、Ｃ
    ＰＵは、Ｉ／Ｏ命令の実行開始時、Ｉ／Ｏ命令によって
    指定されたＩ／Ｏデバイスに対応するＩ／Ｏデバイス制
    御情報領域を参照し、制御情報にしたがってＩ／Ｏ処理
    を自身で実行するか、あるいはＩ／Ｏ処理をＩ／Ｏプロ
    セッサに引継ぐかを決定することを特徴とする情報処理
    装置。
JP63002318A 1988-01-07 1988-01-07 情報処理装置 Expired - Fee Related JP2504796B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63002318A JP2504796B2 (ja) 1988-01-07 1988-01-07 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63002318A JP2504796B2 (ja) 1988-01-07 1988-01-07 情報処理装置

Publications (2)

Publication Number Publication Date
JPH01177660A true JPH01177660A (ja) 1989-07-13
JP2504796B2 JP2504796B2 (ja) 1996-06-05

Family

ID=11525979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63002318A Expired - Fee Related JP2504796B2 (ja) 1988-01-07 1988-01-07 情報処理装置

Country Status (1)

Country Link
JP (1) JP2504796B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117359A (ja) * 1983-11-30 1985-06-24 Toshiba Corp 情報処理システム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117359A (ja) * 1983-11-30 1985-06-24 Toshiba Corp 情報処理システム

Also Published As

Publication number Publication date
JP2504796B2 (ja) 1996-06-05

Similar Documents

Publication Publication Date Title
JPH01177660A (ja) 情報処理装置
JPH07175665A (ja) 入出力割込制御回路
JPS6146552A (ja) 情報処理装置
JPH0145657B2 (ja)
JP2785855B2 (ja) 情報処理装置
JPS61166631A (ja) マイクロプログラム制御処理方法
JPH04273356A (ja) 入出力制御装置
JPS61193255A (ja) 高速中央処理装置の動作方法
JPS6158019A (ja) 電源維持装置
JPS61221835A (ja) 記憶装置制御方式
JPS625466A (ja) 補助プロセツサ制御方式
JPS63132362A (ja) コマンド動作制御方式
JP2003186666A (ja) マイクロコンピュータおよびｄｍａ制御回路
JPH03269752A (ja) 情報処理システム及びそれに使用される入出力制御装置
JPH0417454B2 (ja)
JPH05274248A (ja) 直接メモリアクセス装置
JPS63305449A (ja) マイクロプロセツサシステム
JPH02228752A (ja) 計算機の入出力制御方式
JPS6039265A (ja) デ−タ転送方式
JPS61213949A (ja) センス情報処理方式
JPH05120203A (ja) Ｄｍａ制御方式
JPH0675789A (ja) 情報処理装置
JPH0418655A (ja) データ処理装置
JPS5887612A (ja) 入出力制御診断装置
JPS62119657A (ja) Ｄｍａチエイン制御方式

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees