JPS625466A - 補助プロセツサ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （概要〕 主プロセッサの未定義命令コードを利用し、補助プロセ
ッサの仕事を指示する拡張命令となし、この拡張命令を
検出したことで、主プロセッサには動作しないように指
示するノーオペレーション命令に変換して与え、補助プ
ロセッサにはこの間に拡張命令を読取らせ、主プロセッ
サのバスの空きサイクルを使用して、データ処理装置を
制御させる。

〔産業上の利用分野〕

本発明は補助プロセッサを使用するデータ処理装置に係
り、特に主プロセッサの未定義命令コードを利用して、
補助プロセッサに仕事を指示し、主プロセッサの負担を
軽減して処理効率を高めることを可能とする補助プロセ
ッサ制御方式に関する。

情報化社会の発展に伴いデータ処理装置のインテリジェ
ント機能が増大するにつれ、主プロセッサの負荷を軽減
するため、補助プロセッサを使用して、主プロセッサに
代わり、或まとまった仕事を遂行させる方式がよく用い
られている。

しかし、一般に主プロセッサは補助プロセッサに代行さ
せる仕事について、命令を用意し、補助プロセッサを起
動する必要があり、主プロセッサにとっては、余分な仕
事となるため、省略し得ることが望ましい。

〔従来の技術〕

第２図は従来の補助プロセッサ制御方式を説明するブロ
ック図である。

主プロセッサ１と補助プロセッサ２とは制御系が別れて
おり、主プロセッサ１は常時動作しているが、補助プロ
セッサ２は待機しており、主プロセッサ１から起動され
ることで、始めて動作を開始する。

主プロセッサ１が補助プロセッサ２を起動する時は、主
プロセッサ１が命令を編集し、レジスタ３に書込みが完
了すると、レジスタ３を経て補助プロセッサ２に起゛動
割込み要求を送出する。

補助プロセッサ２はこの起動割込み要求により起動し、
レジスタ３の内容を読出して解析し、指示された処理を
行う。そしてこの処理が完了すると、レジスタ３に処理
状態を書込み、レジスタ３を経て主プロセッサ１に応答
割込み要求を送出する。

主プロセッサ１はこの応答割込み要求により、レジスタ
３の内容を読取って指示した処理の状態を認識する。

〔発明が解決しようとする問題点〕

上記の如く、主プロセッサ１は補助プロセッサ２を稼働
させるため、命令を編集し起動をかける必要があり、補
助プロセッサ２の制御が頻繁に行ねれる場合、補助プロ
セッサ２の制御の為に、主プロセッサ１の処理効率が低
下するという問題がある。

本発明はこのような問題点に鑑み、主プロセッサ１の未
定義命令コードを利用して、補助プロセッサ２の仕事の
内容を指示する拡張命令とすると共に、補助プロセッサ
２の起動を可能とし、主プロセッサ１の制御を不要とす
ることを目的としている。

即ち一般に８ビツトのプロセッサは２５６通りの命令コ
ードの中２００通り程度を使用している。

従って残りの未定義命令コードを拡張し、補助プロセッ
サに対する命令として使用することが可能である。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を示す回路のブロック図であ
る。

１はデータ処理装置全体を制御する主プロセ・ノサ、２
は主プロセッサ１を補助する補助プロセッサ、４は補助
プロセッサ２が主プロセッサ１のバスをアクセスするこ
とを可能とするバス制御回路、５は未定義命令コードを
利用した拡張命令を格納するシフトレジスタである。

６は拡張命令を変換し、ＮＯＰ　（ノーオペレーション
命令、プロセッサに動作しないように指示する命令）を
主プロセッサ１に送出する命令コード変換回路、７は拡
張命令であることを判定する拡張命令判定回路、８はプ
ログラムを格納したプログラムメモリである。

拡張命令判定回路７はプログラムメモリ８から読出され
た命令が、拡張命令である場合、命令コード変換回路６
に主プロセッサ１へＮＯＰを送出させ、シフトレジスタ
５にはこの拡張命令を格納させる。

そしてシフトレジスタ５は拡張命令が格納し終わったら
補助プロセッサ２に起動割込み要求を上げ、補助プロセ
ッサ２はシフトレジスタ５の内容を読取り、バス制御回
路４を径゛ζ主プロセッサ１のバスをアクセスし、この
拡張命令を実行する構成とする。

（作用〕 上記構成とすることにより、予めプログラムメモリ８に
主プロセッサｌの未定義命令コードを利用した拡張命令
を格納しておくことで、補助プロセッサ２に実行させる
データ処理を指示することが可能となり、且つ主プロセ
ッサ１は補助ブ「ｌセッサ２の制御をする必要がないた
め、負担が軽減され、データ処理効率を向上させること
が出来る。

〔実施例〕

第１図において、主プロセッサ１はプログラムメモリ８
から、−命令ずつ読出して取込み、解読し２てデータバ
スＡに接続される入出力装置等を制御する。

拡張命令判定回路７は主プロセッサｌから命令取込みサ
イクル信号を受け、データバスＡに読出されたデータを
チェツクし、予め未定義命令コードを拡張した拡張命令
が格納されているプロゲラＪ、メー［す８から、拡張命
令が読出されると、命令コード変換回路６４制御しでＮ
ＯＰに変換さセ、主プロセッサ１に送出さυ〜て拡張命
令が主ブ）コセソザ１に入り、暴走することを防虫する
。

又同時に拡張命令判定回路７はシフトレジスタ５に指示
して、データバスへトに読出された拡張命令を格納させ
る。シフトレジスタ５はこの拡張命令を総て格納（，７
終わると、起動割込み要求を補助プロセッサ２に送出し
、補助プロセッサ２を起動する。

補助ブ１７セソサ２はシフトレジスタ５の内容を読取り
、この拡張命令の指示に基づき、パス制御回路４を経て
主プロセッサ１のバスＡにアクセスし１、主プロセッサ
１の空きサイクルを利用して、主プロセッサ１の代わり
に入出力装置等を制御する。この時必要に応じて補助プ
ロセッサハスＢに接続されるメモリ等を利用する。

従ってソフトつ１ア上からはデータ処理装置を恰も主ブ
ロセッ（、＋１が総て制御しているように見える。

〔発明の効果〕

以上説明した如く、本発明は主プロセッサが補助プロセ
ッサの制御をする必要が無いため、主プロセッサの処理
効率を高めることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブｌコック図、 第２図は従来の補助プロセッサ制御方式・全説明するブ
ロック図である。 図６ごおいて、 １は主プロセッサ、　　２は補助プロセッサ１．３ばし
・・ンスク、　　　　４ばバス制御回路、５はシフトレ
ジスタ１．６は命令コート変換回路、７ば拡張命令判定
回路、 ８はブ１］グラムメモリである。

Claims (1)

1. 【特許請求の範囲】 主プロセッサ（１）と、該主プロセッサ（１）の指示に
   より動作する補助プロセッサ（２）とを持つデータ処理
   装置において、 前記主プロセッサ（１）の未定義命令コードを利用して
   、前記補助プロセッサ（２）の仕事を指示する拡張命令
   を格納するメモリ（８）と、 該拡張命令が該メモリ（８）から読出されたことを検知
   する拡張命令判定手段（７）と、 該拡張命令判定手段（７）の指示に基づき前記拡張命令
   をノーオペレーション命令に変換して、主プロセッサ（
   １）に送出する命令コード変換手段（６）と、主プロセ
   ッサ（１）のバスを補助プロセッサ（２）がアクセスす
   るためのバス制御手段（４）とを設け、前記メモリ（８
   ）から拡張命令が読出された場合、主プロセッサ（１）
   にノーオペレーション命令を送出し、補助プロセッサ（
   ２）を起動して拡張命令を読取らせ、前記バス制御手段
   （４）を経て補助プロセッサ（２）に主プロセッサ（１
   ）のバスをアクセスさせることを特徴とする補助プロセ
   ッサ制御方式。