JPH01179455A

JPH01179455A - 半導体装置の製法

Info

Publication number: JPH01179455A
Application number: JP155788A
Authority: JP
Inventors: Toshimichi Iwamori; 岩森　俊道; Akitaka Inoue; 井上　晃孝
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1988-01-07
Filing date: 1988-01-07
Publication date: 1989-07-17

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、半導体装置の製法に係り、特に、ＬＤ　Ｄ　
（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）構造をも
つＭＯ３型トランジスタを形成する場合に、ＬＤＤ構造
を容易に、かつ再現性良（形成できるようにすると共に
、信頬性を向上させた半導体装置の製法に関する。

〔従来の技術〕

従来、ＭＯ３ＬＳＩの微細化に伴い、特に、２μｍ以下
のＮチャンネルトランジスタにおいては、ホット・エレ
クトロンによる闇値電圧の変動が問題となっている。

このホット・エレクトロンを抑制する有効な方法として
、トランジスタのＬＤＤ構造が知られている。（例えば
、特公昭６１−４８７９２号公報、ｒＬＳ　Ｉハンドブ
ック」昭和５９．１１．３０、株式会社オーム社発行、
第４００〜４０１頁参照）通常の場合、上記のようなＬ
ＤＤ構造は、第２図のようにして形成される。即ち、第
２図は、従来の半導体装置におけるＬ　Ｄ−Ｄ構造の形
成方法を示した図であり、以下、この図に基づいて説明
する。

先ず、第２図（Ａ）のように、Ｐ型シリコン基板ｌｌ上
に、ゲート酸化膜１２を設け、このゲート酸化膜１２上
に、例えば多結晶シリコンから成るゲート電極１３を形
成する。

次に、第１回目のイオン注入（例えばＡｓ”）を行い、
第１の拡散Ｊｉ１４を形成する。

この第１の拡散１１４は、その深さ、が浅く、かつ低濃
度の拡散層とするものである。

続いて、第２図（Ｂ）に示すように、ＣＶＤ法を用いて
酸化膜１５を着膜する。

この酸化膜１５を異方性エツチングにより、上下方向に
のみエッチバックすることにより、第２図（Ｃ）に示す
ように、側壁１６をゲート電極１３の両側に形成する。

その後、第２図（Ｄ）のように、深さが深く、かつ高濃
度である第２の拡散層１７を形成するため、第２回目の
イオン注入（例えばＰ”）を行う。

このような工程により、ＬＤＤ構造の半導体装置が得ら
れるものである。

〔発明が解決しようとする課題〕

上記のような従来の製法によるＬＤＤ構造の半導体装置
においては、次のような欠点があった。

（１１製造工程数が多くなって手間がかかる。

（２）製造工程の制御が難しい。即ち、第２図における
第１の拡散層１４は、低濃度で、かつ層の厚さを薄くす
る必要がある。しかし、イオン注入における不純物注入
制御は、第１の拡散層の位置が一定限界値以下になると
非常に難しくなる。即ち、浅い位置で薄い層を形成する
ことが非常に難しい。

結局、強（Ａｓ”やＰ゛を注入すると、拡散層が厚くな
るし、逆に、弱く注入すると、拡散が不充分となって、
その制御が難しくなるものである。

本発明は、このような従来の欠点を解決するためになさ
れたものであり、半導体装置、特に、ＭＯ３型トランジ
スタにおけるＬ　Ｄ　Ｄ　構造を容易に、かつ再現性良
く形成できるようにすることを目的としたものである。

〔課題を解決するための手段及び作用〕上記の目的を達
成するため、本発明は、ＭＯ３型半導体装置の製法にお
いて、ゲート電極形成後、拡散層を形成できる不純物を
添加したＳＯＧ膜を塗布し、その後、ＳＯＣ中の不純物
を基板に拡散させて第１の拡散層を形成する工程と、こ
のＳＯＧ膜の厚いゲート側壁部とゲート電極をマスクと
して、自己整合的にイオン注入して第２の拡散層を形成
する工程とを設けたものである。

このようにすれば、低濃度の拡散層を形成する場合に、
その工程の制御が容易にでき、十分に薄い層を形成でき
る。また、工程数も少なくてよく、半導体装置の信頼性
も向上できるものである。

〔実施例〕

以下、本発明の１実施例を図面に基づいて説明する。第
１図は、本発明の１実施例である半導体装置の製法を示
した図である。

第１図（Ａ）において、１はＰ型シリコン基板であり、
この基板上にゲート酸化膜２を形成し、さらにこのゲー
ト酸化膜２上にゲート電極３を形成する。

ゲート電極３を形成した後、その上から、燐（Ｐ）又は
砒素（Ａｓ）をドープしたＳＯＧ膜４（例えば、東京応
化工業株式会社製のＯＣＤ　Ｔｙｐｅ　−２と称される
ものを使用）を４００Ｏｒｐｍでコートする。

そして、２５０℃程度でキユアリングを施し、さらに４
００℃で焼き締めておく。

その後、１０００℃、３０ｍ１ｎ　、　Ｎ２雰囲気でＳ
ＯＧ膜４よりＰまたはＡｓを拡散させ、第１図（Ｂ）に
示したように、第１の拡散層５を形成する。

このようにして形成された第１の拡散層５のシート抵抗
は、５００Ω程度である。

次に、ＳＯＧ膜４の厚いゲート側壁部と、ゲート電極を
マスクとして、自己整合的にＰ゛もしくはＡｓ゛イオン
を注入し、引き続き加熱して活性化を行い、第１図（Ｃ
）に示すように、第２の拡散層６を形成する。

この第２の拡散層６のシート抵抗は、１〜３０Ω程度で
ある。

上記の工程において、第１の拡散層５は、ＳＯＧ膜４中
に添加されているＰまたはＡｓがシリコン基板へ拡散す
るものであるから、ＰまたはＡｓのような不純物が多く
含まれている部分は拡散層も深くなり、逆に、不純物の
少ない部分は浅くなる。しかもその拡散の制御は不純物
濃度、温度、時間等を調整することにより容易に行うこ
とができる。

結局、ゲート電極３の両側部分では、５ＯＧｌｉ４が他
の部分より厚くなっているから、この部分での不純物含
有量も多くなっている。従って、ゲート電極３の両側に
対応する部分で、第１の拡散層が厚くなり、他の部分で
は非常に薄く形成される。

この場合、第１の拡散層５は、はぼＳＯＧ膜４の厚みと
比例した厚みに形成されることになる。

なお、上記実施例においては、Ｎ−ＭＯ３型半導体装置
の製法について述べたが、本発明は、このようなものに
限定されるものではなく、ＰＭＯ８型半導体装置につい
ても同様に実施できるものである。

また、ＳＯＧをコーティングする際、リソグラフィによ
り、レジストで不要部分を覆っておくことにより、ＣＭ
ＯＳプロセスにも上記実施例のものと同様に実施可能で
ある。

〔発明の効果〕

以上説明したように、本発明によれば、次のような効果
がある。

（１）　　従来の製法にくらべて、工程数が少なくなる
。

（２）薄く、かつ低濃度の第１の拡散層は、不純物のド
ープされたＳＯＧ膜によってその厚みや濃度が制御でき
るから、ＬＤＤ構造を形成する場合、その工程の制御が
容易であり、かつ再現性も良奸である。

（３）ＳＯＧ膜は、ゲート電極の両側部分で厚くなり、
段差を緩和できると共に、塗布後の膜厚がほぼそのまま
残るため、上層に配線層を形成した場合、表面が滑らか
なため、配線の段切れ等が防止でき、半導体装置の信鯨
性を向上できる。

（４）第１の拡散層は、熱拡散によって形成するため、
拡散層の厚さや濃度等の制御が容易にできると共に、添
加する不純物の添加量を加減することによっても上記制
御が容易にできる。

【図面の簡単な説明】

第１図は本発明の１実施例である半導体装置の製法を示
した図、第２図は従来の半導体装置におけるＬＤＤ構造
の形成方法を示した図である。１・−・Ｐ型シリコン基板　２−ゲート酸化膜３−・−
ゲート電極　　　　４−Ｓ　ＯＧ膜５・・・第１の拡散
層（低濃度）６−第２の拡散層（高濃度）特許出願人　富士ゼロックス株式会社代理人弁理士　　山　谷　晧　榮第１ｆ！ｆ

Claims

【特許請求の範囲】

（１）ＭＯＳ型半導体装置の製法において、ゲート電極
形成後、拡散層を形成できる不純物を添加したスピンオ
ングラス（ＳＯＧ）膜を塗布し、その後、ＳＯＧ中の不
純物を基板に拡散させて第１の拡散層を形成する工程と
、このＳＯＧ膜の厚いゲート側壁部とゲート電極をマス
クとして自己整合的にイオンを注入して第２の拡散層を
形成する工程とを含むことを特徴とする半導体装置の製
法。