JPH01181124A - 誤り検出回路 - Google Patents
誤り検出回路Info
- Publication number
- JPH01181124A JPH01181124A JP63005751A JP575188A JPH01181124A JP H01181124 A JPH01181124 A JP H01181124A JP 63005751 A JP63005751 A JP 63005751A JP 575188 A JP575188 A JP 575188A JP H01181124 A JPH01181124 A JP H01181124A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- character
- coincidence
- gate
- match
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 8
- 230000007704 transition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は文字列検索回路に関し、特に曖昧一致を許容す
る場合の誤り検出回路に関する。
る場合の誤り検出回路に関する。
従来、この種の文字列検索回路は、７リツプ・７０ツブ
回路と論理ゲートとから構成されてい九〇従来の技術と
しては、例えば、アイ・ニス・ニス・シー・シー・ダイ
ジェスト オブ テクニカルベーパ ２月１９８７年（
ＩＳＳＣＣ’ ８７ Ｄｉｇｅｓｔｏｆ Ｔｅｃｈｎｉ
ｃａｌ ｐａｐｅｒｓ、Ｆｅｂ、１９８７）がある。
回路と論理ゲートとから構成されてい九〇従来の技術と
しては、例えば、アイ・ニス・ニス・シー・シー・ダイ
ジェスト オブ テクニカルベーパ ２月１９８７年（
ＩＳＳＣＣ’ ８７ Ｄｉｇｅｓｔｏｆ Ｔｅｃｈｎｉ
ｃａｌ ｐａｐｅｒｓ、Ｆｅｂ、１９８７）がある。
第２図および第３図にその概念図と回路の一部を示す。
第２図は文字列を検索するための状態遷移を示す図であ
る。丸印は状態を表わし、矢印は遷移を表わす。またＳ
Ｓは完全一致を、ＳＡは曖昧一致を示す。入力文字列と
参照文字列が一致した場合は、一致情報が完全一致の状
態遷移をする。
る。丸印は状態を表わし、矢印は遷移を表わす。またＳ
Ｓは完全一致を、ＳＡは曖昧一致を示す。入力文字列と
参照文字列が一致した場合は、一致情報が完全一致の状
態遷移をする。
−万、１文字の誤り、例えば置換や付加があった場合は
完全一致の状態から曖昧一致へ遷移する。
完全一致の状態から曖昧一致へ遷移する。
以降の入力文字列が一致している限り、曖昧−致の状態
遷移をする。
遷移をする。
第３図は第２図の状態遷移を実現する為の回路の一例を
示す図である。フリップ・フロップ２は完全一致の状態
を、フリップ・フロップ３は曖昧一致の状態を実現する
。論理ゲート４は完全一致の遷移を、論理グー）５，６
，７．８は曖昧一致への遷移を実現する。
示す図である。フリップ・フロップ２は完全一致の状態
を、フリップ・フロップ３は曖昧一致の状態を実現する
。論理ゲート４は完全一致の遷移を、論理グー）５，６
，７．８は曖昧一致への遷移を実現する。
上述し之従来の文字列検索回路は、１文字の誤りは許容
するが、２文字目の誤りが発生すると一致情報は消失し
、細文字まで一致したかの情報を保持する機能が無かつ
九。従って途中まで一致し定文字列の情報を得ることが
できなかった。
するが、２文字目の誤りが発生すると一致情報は消失し
、細文字まで一致したかの情報を保持する機能が無かつ
九。従って途中まで一致し定文字列の情報を得ることが
できなかった。
上述し之従来の文字列検索回路に対し、本発明は一致し
た文字数全計数する回路を備え、２文字以上Ω誤りが発
生しても、何文字まで一致し九かを知ることができると
いう相違点を有する。
た文字数全計数する回路を備え、２文字以上Ω誤りが発
生しても、何文字まで一致し九かを知ることができると
いう相違点を有する。
本発明の誤り検出回路は７リツプ・７０ツブ回路と論理
ゲートとから構成される文字列検索回路において、前記
検索回路の複数の曖昧一致出力の論理和を取る論理和回
路と、前記論理和回路の出力を保持する保持回路と、前
記保持回路の出力とクロック信愕との論理積全敗る論理
積回路と、前記論理積回路出力のパルス敷金計数する計
数回路とを有している。
ゲートとから構成される文字列検索回路において、前記
検索回路の複数の曖昧一致出力の論理和を取る論理和回
路と、前記論理和回路の出力を保持する保持回路と、前
記保持回路の出力とクロック信愕との論理積全敗る論理
積回路と、前記論理積回路出力のパルス敷金計数する計
数回路とを有している。
次に、不発明について１曲を参照して説明する。
第１図は本発明の一実施例の回路図でおる。文字列検出
回路ｌは１文字の置換、付加を許容する機能を有する。
回路ｌは１文字の置換、付加を許容する機能を有する。
フリップ・フロップ２は文字列の完全一致の状Ｍ’ｆｃ
保持し、フリップ・フロップ３は文字列の曖昧一致の状
態を保持する。曖昧一致とは１文字のｔｉｔＡおよび付
刀口金示す。論理ゲート４は１文字の部分一致信号が米
ｆＣ時に文字列の完全−欽の状態を次段に転送する。論
理ゲート５ｆ１１文字の＃ｌｈｆ検出し、当該段の完全
一致の状態を次段の曖昧一致入力に転送する。論理ゲー
ト６は１文字の部分一致信号が来た時に文字列の曖昧一
致の状態を次段に転送する。論理ゲート７は１文字の付
加を検出し前段にフィードバックする。
保持し、フリップ・フロップ３は文字列の曖昧一致の状
態を保持する。曖昧一致とは１文字のｔｉｔＡおよび付
刀口金示す。論理ゲート４は１文字の部分一致信号が米
ｆＣ時に文字列の完全−欽の状態を次段に転送する。論
理ゲート５ｆ１１文字の＃ｌｈｆ検出し、当該段の完全
一致の状態を次段の曖昧一致入力に転送する。論理ゲー
ト６は１文字の部分一致信号が来た時に文字列の曖昧一
致の状態を次段に転送する。論理ゲート７は１文字の付
加を検出し前段にフィードバックする。
論理ゲート８は浚味一致の論理和を取シ次没に転送する
。この文字列検出回路ｌは複数段を直列に接続して、複
数個の文字データから構成されるｒ文字夕１月の一致検
出に使われる。各文字の比較結果は部分一致信号として
各文字列検出回路に与えられる。
。この文字列検出回路ｌは複数段を直列に接続して、複
数個の文字データから構成されるｒ文字夕１月の一致検
出に使われる。各文字の比較結果は部分一致信号として
各文字列検出回路に与えられる。
第１図では中央段の文字列検出回路のみ回路図を示した
が、破線で示した他の段も同一の構成である。論理和ゲ
ート９は文字列検出回路ｌの曖昧一致の出力を入力とす
る。保持回路１０はフリップ・フロップで、少なくとも
１つの曖昧一致の出力が発生した時にクロックによりセ
ットされる。
が、破線で示した他の段も同一の構成である。論理和ゲ
ート９は文字列検出回路ｌの曖昧一致の出力を入力とす
る。保持回路１０はフリップ・フロップで、少なくとも
１つの曖昧一致の出力が発生した時にクロックによりセ
ットされる。
論理積ゲート１１は保持回路１０がセットされていない
時にクロックを通す。計数回路１２は論理積ゲート１１
を通過し几パルス数を計数する。
時にクロックを通す。計数回路１２は論理積ゲート１１
を通過し几パルス数を計数する。
次に本回路の誤り検出方法について説明する。
計数回路１２は、初めにリセットしておく。クロックと
同期して文字列の比較がなされ、１文字の一致は部分一
致信号として各文字列検出回路に出力される。全ての文
字が一致している場合は、完全一致の７リツプ・フロッ
プ２に一致情報が転送される。−万、１文字の置換、付
加があっ友場合には、当該段の完全一致の情報は論理和
ゲート８全通して次段の曖昧一致の７リツプ・７０ツブ
に転送される。この曖昧一致の７リツプ・フロップ中の
情報は以降の文字列が一致していれば更に次段へと転送
されて行く。曖昧一致の信号は論理和ゲート９に入力さ
れ保持回路１０の７リツプ・７０ツブにセットされる。
同期して文字列の比較がなされ、１文字の一致は部分一
致信号として各文字列検出回路に出力される。全ての文
字が一致している場合は、完全一致の７リツプ・フロッ
プ２に一致情報が転送される。−万、１文字の置換、付
加があっ友場合には、当該段の完全一致の情報は論理和
ゲート８全通して次段の曖昧一致の７リツプ・７０ツブ
に転送される。この曖昧一致の７リツプ・フロップ中の
情報は以降の文字列が一致していれば更に次段へと転送
されて行く。曖昧一致の信号は論理和ゲート９に入力さ
れ保持回路１０の７リツプ・７０ツブにセットされる。
論理積ゲート１１は保持へのパルスは阻止される。計数
回路１２は保持回路１０がセットされていなければ１文
字を読み込む毎に１づつ計数値が増加する。従って計数
回路１２には誤りが発生するまでに読み込まれ定文字数
が保持される。
回路１２は保持回路１０がセットされていなければ１文
字を読み込む毎に１づつ計数値が増加する。従って計数
回路１２には誤りが発生するまでに読み込まれ定文字数
が保持される。
なお、第１図において、論理和ゲート９をＯＲゲート、
保持回路１０の出力を補出力であるＱ出力を用いて説明
したが、論理和ゲート９をＮＯＲ。
保持回路１０の出力を補出力であるＱ出力を用いて説明
したが、論理和ゲート９をＮＯＲ。
ゲートとし、保持回路１０の出力ｅＱ比出力しても同様
に目的を達成できる。
に目的を達成できる。
以上説明したように本発明は、誤りが発生するまでは入
力された文字数を計数する計数回路を備えることによｐ
１人力文字列の何文字目で誤ルが発生し之かを検出でき
る効果がある。
力された文字数を計数する計数回路を備えることによｐ
１人力文字列の何文字目で誤ルが発生し之かを検出でき
る効果がある。
第１図は本発明の一実施例を示す回路図、第２図は従来
の文字列検索回路の概念図、第３図は同回路図である。 １・・・・・・文字列検出回路、２・・・・・・フリッ
プ・フロップ、３・・・・・・７リツプ７０ツブ、４・
・・・・・論理ゲート１．５・・・・・・論理ゲート、
６・山・・論理ゲート、７・・・・・・論理ゲート、８
・・・・・・論理ゲート、９・・・・・・論理和ゲート
、１０・・・・・・保持回路、１１・・・・・・論理積
ゲート、１２・・・・・・計数回路。 代理人 弁理士 内 原 音 部づ）・−ｊ巨りクイｒ；１５Ｆ 第 １ ロ
の文字列検索回路の概念図、第３図は同回路図である。 １・・・・・・文字列検出回路、２・・・・・・フリッ
プ・フロップ、３・・・・・・７リツプ７０ツブ、４・
・・・・・論理ゲート１．５・・・・・・論理ゲート、
６・山・・論理ゲート、７・・・・・・論理ゲート、８
・・・・・・論理ゲート、９・・・・・・論理和ゲート
、１０・・・・・・保持回路、１１・・・・・・論理積
ゲート、１２・・・・・・計数回路。 代理人 弁理士 内 原 音 部づ）・−ｊ巨りクイｒ；１５Ｆ 第 １ ロ
Claims (1)
- フリップ・フロップ回路と論理ゲートとから構成される
文字列検索回路における誤り検出回路において、前記文
字列検索回路の複数の曖味一致出力の論理和を取る論理
和回路と、前記論理和回路の出力を保持する保持回路と
、前記保持回路の出力とクロック信号との論理積を取る
論理積回路と、前記論理積回路出力のパルス数を計数す
る計数回路とを備えたことを特徴とする誤り検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005751A JPH01181124A (ja) | 1988-01-13 | 1988-01-13 | 誤り検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005751A JPH01181124A (ja) | 1988-01-13 | 1988-01-13 | 誤り検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181124A true JPH01181124A (ja) | 1989-07-19 |
Family
ID=11619820
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005751A Pending JPH01181124A (ja) | 1988-01-13 | 1988-01-13 | 誤り検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181124A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116083A (ja) * | 1983-11-28 | 1985-06-22 | Toshiba Corp | 文字列判定装置 |
-
1988
- 1988-01-13 JP JP63005751A patent/JPH01181124A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60116083A (ja) * | 1983-11-28 | 1985-06-22 | Toshiba Corp | 文字列判定装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3810111A (en) | Data coding with stable base line for recording and transmitting binary data | |
| JPS61273014A (ja) | デユアル・エツジ・クロツク・アドレス・マ−ク検出器 | |
| JPH01181124A (ja) | 誤り検出回路 | |
| US4669098A (en) | Increased resolution counting circuit | |
| RU2067317C1 (ru) | Устройство сортировки символов | |
| JP2674810B2 (ja) | 多重化ｎ連一致保護回路 | |
| JP3513399B2 (ja) | シリアルデータによるタイミング可変装置 | |
| SU902282A1 (ru) | Устройство дл приема информации по двум параллельным каналам св зи | |
| JPH08139613A (ja) | 符号一致検出方式 | |
| JPS58219850A (ja) | 誤り位置検出回路 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| KR930000729B1 (ko) | 3차군 프레임 동기회로 | |
| JP3312391B2 (ja) | ｎ並列データのｍ回連続一致検出回路 | |
| SU1753468A1 (ru) | Устройство дл определени экстремальных чисел | |
| JP3225824B2 (ja) | Ｎパラレル連続カウント判別回路 | |
| US2927306A (en) | Computing systems | |
| JPH0394543A (ja) | 通信制御装置 | |
| SU1659984A1 (ru) | Устройство дл ситуационного управлени сложными объектами | |
| SU705689A1 (ru) | Счетчик | |
| JPS62229335A (ja) | アドレス比較回路 | |
| JPH06290294A (ja) | バーコード読取回路 | |
| JPS5813053A (ja) | 符号一致検出回路 | |
| JPS5851616A (ja) | 直並列変換方式 | |
| JPH0339424B2 (ja) | ||
| JPH0390930A (ja) | デジタル式コンパレータ |