JPH01183853A - 薄膜電界効果トランジスタとその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、薄膜電界効果トランジスタとその製造方法に
関する。

（従来の技術） 大面積９品精細、高画質かつ宮価なパネルデイスプレィ
の実現手段として、アクティブマトリクス型液晶表示装
置が有望視されているが、そのスイッチング素子として
、非晶（αシリコン（ａ−５ｉ）膜を用いた薄膜トラン
ジスタ（ＴＰＴ）が用いられている。

第４図に従来のＴＰＴの具体的構造を示す。ガラス基板
１の上にアドレス線及びゲートとなる配線パターン２を
形成し、ゲート絶縁膜３．ａ−３ｉ層４　、　ｎ”　ａ
−５ｉ層５を堆積し、ａ−ｓｉＷＪの島を形成する。次
に画素電極を形成した後にソース・ドレイン電極６Ｓ、
　６Ｄ及びデータ線となる配線を形成する。

この種のデイスプレィは、大面積、高精細化に伴って、
トランジスタの数が非常に多くなり、無欠陥で作ること
は困難になる。又、デイスプレィのｓｆ細度が向上し、
マスクアライメントの要求精度が上がった際には、第４
図に示すような逆スタツガ型では、対応する事ができな
い。一方、第３図に示すようなコプラナ型を用いセルフ
ァライン構造にすることにより、合せ精度はほぼ完全に
できる。しかし、コプラナ型の薄膜トランジスタを用い
た場合、ゲートメタル＋Ｐ２３とｎ＋ａ−３ｉ層２５ｓ
。

２５Ｄがゲート絶縁膜２２の側面においてショートする
という不良が発生する事がある。したがって、すべての
トランジスタを無欠陥で形成する事は非常に困難であっ
た。

なお、第３図において、２１はａ−５ｉ層、２２はゲー
ト絶縁ＩＬ　　２３はゲートメタル、２５Ｓはソースの
ｎ”ａ−３ｉ層５，２５０はドレインのｎ＋ａ−ＳｉＭ
、　２６は保Ｓ絶縁膜、２７Ｇはゲート電極、２７Ｓは
ソース電極、２７Ｄはドレイン電極を示す。　また、第
４図において、２はゲート電極の配線パターン、３はゲ
ート絶縁膜、４はａ−３ｉ層、５はｎ十ａ−３ｉ層、　
６Ｓはソース電極、　６Ｄはドレイン電極を夫々示して
いる。

（発明が解決しようとする課題） 以上のようにコプラナ型のＴＰＴにおいて金属層とｎ”
ａ−３ｉ間のシ目−トをなくす事は困難であった。

本発明は、コプラナ型のＴＰＴにおける金属層とｎ”ａ
−５ｉ間のショートをなくす事を目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明の第１は薄膜電界効果トランジスタは、絶縁性
基板上に形成されｎ十層を有する非晶質シリコン薄膜と
、この非晶質シリコン薄膜の一部でなり前記ｎ＋層に隣
接するゲート電極形成予定域の上面に順次ｖＬ層して形
成されたゲート絶縁膜、側面に陽極酸化の施されたゲー
ト電極、およびゲート配線層と、前記ｎ十層上に形成さ
れたソース電極およびドレイン電極を具備したことを特
徴とするものであり、ゲート電極金属層がＴａおよびＴ
ａを含む合金であることを特徴とする。次にその製造方
法は、絶縁性基板上に非晶質シリコン薄膜を形成する工
程と、前記非晶質シリコン薄膜上にゲート絶縁膜、ゲー
ト電極になる陽極酸化の可能な金属層。

および保護絶縁膜を順次積層して形成する工程と、前記
積層層をゲート形成予定域のみ残し同一のエツチングマ
スクによってエツチング除去する工程と、前記エツチン
グにより露出したゲート電極金属層の側面に陽極酸化を
施す工程と、前記非晶質シリコン薄膜の露出部に不純物
ドーピングを施しソースおよびドレインの各電極を形成
する工程を含むものであり、ゲート絶縁膜をプラズマＣ
ＶＤまたはスパッタリングにより形成することを特徴と
する。

（作　用） パターニング後、金属の露出部を陽極酸化することによ
って表面に酸化膜が形成されるため、たとえ金属とｎ”
ａ−５ｉが接触しても、陽極酸化膜がショートをブロッ
クすることができるので金属とｎ”ａ−３ｉ間のショー
トをなくすことができる。

（実施例） 以下、この発明の一実施例につき第１図、および第２図
を参照して説明する。

第１図に示される一例の薄膜電界効果トランジスタの構
成は、ガラス基板１の上面に順次積層して形成された非
晶質シリコンのａ−３ｉ層ＩＩ、ゲート絶縁膜のＳｉ０
ｇ層１２．グー１〜電極のＴａ層１３．保護絶縁膜のＳ
ｉＯつ層１４を備え、前記Ｔａ層１３の側面は陽極酸化
により形成されたＴａｇ、２３になっている。そして、
　このＴａ層１３にはゲート電極配線層１７Ｇが設けら
れている。また、前記５ｉｎＸ層１２の一部の上部に形
成されたソース、ドレインの各領域のｎ”ａ−５ｉ層１
５５．１５Ｄにソース電極１７Ｓ、ドレイン電極１７０
が夫々形成されている。なｊ７、前記各電極、電極配線
層上を除く全面は保護絶縁膜１６で被覆されている。

次に、この発明にかかる薄膜電界効果トランジスタの！
ＸＩ造方法の一実施例につき、第２１３４を参照して説
明する。

ガラス基板１上にプラズマＣＶＤによりａ−３ｉ層３０
００人　１１．５ｉＯｘｆｆ２０００人　１２を堆積し
、スパッターによりＴａ層を８００人１３堆積させる。

プラズマＣＶＤによりＳｉＯｘ絶縁膜を２０００人堆積
させる（第１図ａ）。

次に、同一パターンで前記５ｉｎ）４層１４に対する希
釈されたＩＩＦ（ＢＨＦ）によるエツチング、ＴａＷ１
１３に対するケミカルドライエツチング（ＣＤＥ）、Ｓ
ｉ０ｇ層１２に対するＮ１１４Ｆによるエツチングを順
次施す（第１図ｂ）。次に、クエン酸０．１％水溶液中
で０．５Ａ／ａｆで１２０Ｖまで陽極酸化を行い、Ｓｉ
Ｏｘ絶縁膜より露出しているＴａ層１３の側面部をＴａ
ｏｙ層２３にする（第１図Ｃ）。次に、ＰＩ（３プラズ
マ中でａ−Ｓｉ層１１の表面をプラズマドープしてソー
ス、ドレイン領域のｎ中領域１５Ｓ、　１５０を形成し
た後に、ＳｉＯつ絶縁膜１６をプラズマＣＶＤで堆積さ
せたのち、　コンタクトホールを開ける（第１図ｄ）。

次に、ｌを１−厚にスパッタにより堆積させ、ゲート電
極配線層１７Ｇ、及び。

ソース、ドレイン電極１７５．１７０を形成する（第１
図ｅ）ことにより薄膜電界効果トランジスタの形成が達
成される。

上記実施例ばかりではなく、　　ａ　　Ｓｉ／ＳｉＯｘ
／ＴａＯつ／ゲートという構造が同じＴＰＴであれば、
ソース、ドレインの構造がどのようであっても、同様の
効果が得られる。陽極酸化膜はＴａ０ｙに限らず、ＡＱ
Ｏ□Ｔｉｅ、でも良い。

Ｔｉｅ、かない場合には、約３０％のトランジスタネ良
があったがＴａを２０００人つけ、絶縁膜−Ｔａ−絶縁
膜の各層を同一パターンでエツチングした後、陽極酸化
を行なってＴａｏＸ部を形成すると不良が０〜１％に減
少し、大きな効果が得られた。

〔発明の効果〕

上に述べてきたように、本発明によれば、トランジスタ
ネ良の原因となるショートがほぼ零となり、デイスプレ
ィの画質が大幅に向上でき、且つ製品の歩留りが大幅に
向上できる。

【図面の簡単な説明】

第１図は本発明にかかる一実施例の断面図、第２図ａ−
ｅは本発明の製造方法を工程順に示すいずれも断面図、
第３図は従来のコプラナ型ＴＰＴの断面図、第４図は従
来の逆スタツガ型ＴＰＴの断面図である。 １　・・・・・・ガラス基板 １１・・・・・・　ａ　−５ｉ層 １２・・・・・・５ｉｆｌｘ層（ゲート絶縁膜）１３・
・・・・・Ｔａ層（ゲート電極）２３・・・・・・Ｔａ
Ｏｘ層 １４・・・・・・Ｓｉ００層（絶縁保脛膜）代理人　弁
理士　　井　上　−力 筒１図 第　　２　　図　（芝のｌン 第　２　図　（νす２） 第　　３　　図 第　　４　　図

Claims (2)

【特許請求の範囲】
1. （１）絶縁性基板上に形成されｎ＾＋層を有する非晶質
   シリコン薄膜と、この非晶質シリコン薄膜の一部でなり
   前記ｎ＾＋層に隣接するゲート電極形成予定域の上面に
   順次積層して形成されたゲート絶縁膜、側面に陽極酸化
   の施されたゲート電極およびゲート配線層と、前記ｎ＾
   ＋非晶質シリコン層上に形成されたソース電極およびド
   レイン電極とを具備したことを特徴とする薄膜電界効果
   トランジスタ。
2. （２）絶縁性基板上に非晶質シリコン薄膜を形成する工
   程と、前記非晶質シリコン薄膜上にゲート絶縁膜、ゲー
   ト電極になる陽極酸化の可能な金属層および保護絶縁膜
   を順次積層して形成する工程と、前記積層層をゲート形
   成予定域のみ残し同一のエッチングマスクによってエッ
   チング除去する工程と、前記エッチングにより露出した
   ゲート電極の側面に陽極酸化を施す工程と、前記非晶質
   シリコン薄膜の露出部に不純物ドーピングを施しソース
   およびドレインの各電極を形成する工程を含む薄膜電界
   効果トランジスタの製造方法。