JPH01184850A - 半導体集積回路装置の多層配線の製造方法 - Google Patents

半導体集積回路装置の多層配線の製造方法

Info

Publication number
JPH01184850A
JPH01184850A JP656988A JP656988A JPH01184850A JP H01184850 A JPH01184850 A JP H01184850A JP 656988 A JP656988 A JP 656988A JP 656988 A JP656988 A JP 656988A JP H01184850 A JPH01184850 A JP H01184850A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP656988A
Other languages
English (en)
Inventor
Toshihiko Taneda
種田 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP656988A priority Critical patent/JPH01184850A/ja
Publication of JPH01184850A publication Critical patent/JPH01184850A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (技術分野) 本発明は半導体集積回路装置における多層配線を形成す
る方法に関するものである。
(従来技術) 多層メタル配線をもつ半導体集積回路装置では。
各メタル配線層はウェハ上で不規則な方向に配列されて
形成されている。
例えば、1層目の配線上に層間絶縁膜が形成され、1層
目の配線と直交する方向の2層目の配線がその層間絶縁
膜上に形成されているものとする。
このような多層配線では、1層目の配線と2層目の配線
の交差する箇所で2層目の配線に段差がつく、そのため
、さらに配線が多層に重ねられるとその段差が大きくな
り、上層部の配線が断線したり、パターン化の際のエツ
チングが不十分になったりする問題が生じ、できあがっ
た半導体集積回路装置の動作や信頼性に問題が発生する
そこで、多層配線においては配線層又は層間絶縁膜を平
坦化するために種々の試みがなされている。
層間絶縁膜を平坦化する方法としては、一般にガラス塗
布法とエッチバック法又はそれらを組み合せた方法が使
用されている。
ガラス塗布法では、シラノールを塗布した後。
熱処理を施してガラス化する。
しかし、シラノールは厚く塗布することが困難であり、
またクラックが発生しやすい。
エッチバック法では、配線段差上の絶縁膜上にフォトレ
ジストなどの塗布材料を塗布して表面を平坦化する。そ
して、塗布材料と絶縁膜の一部をエツチングすることに
よって絶縁膜表面を平坦化する。
しかし、この方法ではエツチングの終点を検出するのが
困難である。
また、ガラス塗布法とエッチバック法を組み合せるとい
ずれかの方法を単独で使用する場合より平坦性がよくな
る。
しかし、プロセスが複雑になる。
(目的) 本発明は、簡単なプロセスで、平坦な表面をもつ多層配
線を形成する方法を提供することを目的とするものであ
る。
(構成) 本発明は以下の工程を含んでいる。
(a)導電体膜上に形成されたレジスト膜をマスクとじ
て前記導電体膜をエツチングして1層目の配線を形成す
る工程。
(b)前記レジスト膜を残存させたままで1層目の配線
とほぼ同じ膜厚の1層目の層間絶縁膜を低温CVD法に
より形成する工程。
(c)前記レジスト膜を除去してそのレジスト膜上の眉
間絶縁膜も除去する工程、 (d)2層目の層間絶縁膜を形成する工程、(e)2暦
目の層間絶縁膜上にさらに2層目の配線を形成する工程
以下、実施例について具体的に説明する。
第1図から第3図により一実施例を説明する。
第1図はシリコン単結晶基板l上の絶縁膜2上に1層目
の配線3を形成した状態である。
絶縁rN2の下側には半導体集積回路装置を構成する上
で必要な能動素子と配線が形成されている。
1層目の配線3用の導電体膜としては、アルミニウムや
アルミニウム合金、高融点金属などを使用することがで
きる。その導電体膜の膜厚は2000〜20000人程
度であり、スパ波長リング法、蒸着法又はCVD法によ
り形成することができる。
1層目の配線3用導電体膜上にフォトレジスト膜を50
00〜20000人程度の膜厚に形成波長写真製版によ
ってパターン化する。そのパターン化されたフォトレジ
スト膜4をマスクとして導電体膜をエツチングし、1.
li!F目の配線3を形成する。
次に、第2図に示されるように、フォトレジスト膜4を
残したままで低温CVD法によって1層目の層間絶縁膜
5を形成する1層間絶縁膜5の膜厚は1層目の配線3の
膜厚とほぼ同じになるように制御する。
低温CVD法としては例えば光CVD法を用いることが
できる。光CVD装置の光源としては紫外領域のレーザ
又は水銀ランプなどを用いることができる。水銀ランプ
を用いる場合はレンズによって平行光線とする。
光CVD法によってシリコン酸化膜、シリコン窒化膜又
はシリコン酸化窒化膜などを形成することができる。シ
リコン酸化膜を形成する場合は、反応ガスとして例えば
SiH4,5i2Hs又は5iHzCQ2と02を用い
、シリコン窒化膜を形成する場合は、反応ガスとして例
えばSi H4+St:H6又は5iH2CQ2とNH
3を用い、シリコン酸化窒化膜を形成する場合は、反応
ガスとして例えばSiH4,5i2Hs又はSiHwC
Q2とN20を用いる。光CVD法では基板温度を室温
から約100℃の間に設定し、反応は1〜100 To
rr程度の減圧状態で行なう。
光CVD法では光が当った部分にのみ1層目の層間絶縁
膜5が形成される。
その後、レジスト剥離液によってフォトレジストs4を
除去する。このとき、フォトレジスト膜4上の1層目の
層間絶縁膜5も同時に除去される。
次に、第3図に示されるように、従来のCVD法、スパ
ッタリング法又は蒸着法によって2層目の層間絶縁膜6
を形成する。2層目の層間絶縁膜6の膜厚は5000〜
20000A程度とする。
2層目の層間絶縁膜6の下地となる1層目の層間絶縁r
!a5と1層目の配線3の表面が平坦化されているので
、2層目の層間絶縁膜6の表面も平坦なものとなる。
実施例では、低温CVD法として光CVD法をあげてい
るが、約100℃以下の低温で、しかも異方性成膜でき
るものであれば他のCVD法でもよい。
2層目の層間絶縁膜6を形成するために低温CVD法を
用いてもよい、1層目の配線3にアルミニウム系の金属
を用いると、2層目の層間絶縁膜6を形成するために高
温処理を施せばヒロックが発生する虞れがあるが、2層
目の層間絶縁膜6を低温CVD法で形成すればヒロック
が発生しない。
2層目の層間絶縁膜6を形成するために低温CVD法を
用いるとした場合、そのCVD法は光CVD法であって
もよく、また、2層目の層間絶縁膜6の成膜は異方性で
なくてもよいので、例えば低温プラズマCVD法を用い
ることもできる。
第1図において、フォトレジスト膜4をマスクとして1
層目の配線用導電体膜をエツチングすると、フォトレジ
スト膜4の断面形状は基板に対して垂直な側壁をもたず
、第4図に示されるように変形してしまうことがある。
そのため、1層目の層間絶縁膜5を形成した際、フォト
レジスト膜4の側壁上にも層間絶縁膜5が形成される。
このように、側壁に層間絶縁膜が形成されると、フォト
レジスト膜4をレジスト剥離液によって除去するのが困
難になる。
そこで、フォトレジスト膜4の断面形状が第4図のよう
に変形する場合には、レジスト剥離液でフォトレジスト
膜4を除去する前にフッ酸系の溶液によってフォトレジ
スト膜4の側壁が露出するまで1層目の層間絶縁膜5を
エツチングし、その後、レジスト剥離液でフォトレジス
ト膜4を除去する。
本発明では、層間絶縁膜6の表面が第3図に示されるよ
うに平坦になるので、上記の工程を繰り返えして2層目
以降の配線を形成することができる−2のようにして層
間絶縁膜表面を平坦に保ちながら多層配線を形成するこ
とができる。
(効果) 本発明では導電体膜をエツチングしてIN目の配線を形
成するのに使用したレジスト膜を残存させたままで1層
目の配線とほぼ同じ膜厚の1層目の層間絶縁膜を低温C
VD法により形成、前記レジスト膜を除去してそのレジ
スト膜上の層間絶縁膜も除去した後、2層目の層間絶縁
膜を形成するようにしたので、2層目の層間絶縁膜の表
面が平坦になる。このように、眉間絶縁膜の表面が平坦
な多層配線を簡単なプロセスによって形成することがで
き、配線パターンの微細化が可能となる。
【図面の簡単な説明】
第1図から第3図は一実施例を工程順に示す断面図、第
4図はレジスト膜の断面形状が変形した場合の途中段階
を示す断面図である。 1・・・・・・シリコン単結晶基板、2・・・・・・絶
縁膜、3・・・・・・1層目の配線、4・・・・・・フ
ォトレジスト膜、5・・・・・・1層目の層間絶縁膜、 6・・・・・・2層目の層間絶縁膜。

Claims (1)

    【特許請求の範囲】
  1. (1)導電体膜上に形成されたレジスト膜をマスクとし
    て前記導電体膜をエッチングして1層目の配線を形成す
    る工程、前記レジスト膜を残存させたままで1層目の配
    線とほぼ同じ膜厚の1層目の層間絶縁膜を低温CVD法
    により形成する工程、前記レジスト膜を除去してそのレ
    ジスト膜上の層間絶縁膜も除去する工程、2層目の層間
    絶縁膜を形成する工程、2層目の層間絶縁膜上にさらに
    2層目の配線を形成する工程、を含む半導体集積回路装
    置の多層配線の製造方法。
JP656988A 1988-01-13 1988-01-13 半導体集積回路装置の多層配線の製造方法 Pending JPH01184850A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP656988A JPH01184850A (ja) 1988-01-13 1988-01-13 半導体集積回路装置の多層配線の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP656988A JPH01184850A (ja) 1988-01-13 1988-01-13 半導体集積回路装置の多層配線の製造方法

Publications (1)

Publication Number Publication Date
JPH01184850A true JPH01184850A (ja) 1989-07-24

Family

ID=11641970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP656988A Pending JPH01184850A (ja) 1988-01-13 1988-01-13 半導体集積回路装置の多層配線の製造方法

Country Status (1)

Country Link
JP (1) JPH01184850A (ja)

Similar Documents

Publication Publication Date Title
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
US6500767B2 (en) Method of etching semiconductor metallic layer
CN1154186C (zh) 半导体器件的金属化
JPH04229625A (ja) 半導体装置の製造方法
JPH01184850A (ja) 半導体集積回路装置の多層配線の製造方法
KR100367695B1 (ko) 반도체소자의비아콘택형성방법
JP2716156B2 (ja) 半導体装置の製造方法
JPH06244286A (ja) 半導体装置の製造方法
JP2808401B2 (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPH0428231A (ja) 半導体装置の製造方法
JP2978680B2 (ja) 半導体装置の製造方法
JPS61216329A (ja) 半導体装置の製造方法
JPH0194623A (ja) 多層配線半導体装置の製造方法
JPH0493028A (ja) 半導体装置の製造方法
JPS61206242A (ja) 半導体装置の製造方法
JPS61260638A (ja) 半導体装置の製造方法
JPH01111353A (ja) 半導体集積回路の製造方法
JPS59926A (ja) アルミニウム膜の選択エツチング法
JPS6387742A (ja) 半導体装置の製造方法
JPH06267944A (ja) 半導体装置の製造方法
JP3295172B2 (ja) ドライエッチング方法及び半導体装置の製造方法
JPH04290460A (ja) 半導体装置の製造方法
JPS62296443A (ja) 半導体装置及びその製造方法
JPH08195439A (ja) 半導体装置の製造方法