JPH04127433A - 半導体素子分離領域の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明はシリコン半導体基板上に構築された半導体集積
回路を構成する各素子を電気的に分離する半導体素子分
離法に関するものである。

（ロ）従来の技術 Ｄ　ＲＡ　Ｍ　（Ｄｙｎａｓｉｃ　Ｒａｎｄｏｍ　Ａｃ
ｃｅｓｓ　Ｍｅｓ＋ｏｒｙ）、Ｓ　ＲＡ　Ｍ　（５ｔａ
ｔｉｃ　Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）
等に代表される超Ｌ　Ｓ　Ｉ　（Ｌａｒｇｅ　５ｃａｌ
ｅ　Ｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ）は、３年に
４倍の割合で容量が増大しており、Ｄ　ＲＡ　Ｍでは２
５６ｋｂ　（キロビット）、１Ｍｂ　（メガビット）か
現在主に生産されている。

また今後の主流となる４Ｍｂ、１６Ｍｂに関し鋭意検討
が進められており、さらには６４Ｍｂ、２５６Ｍｂと発
展して行くものと予想される。

限られたチップ面積内での、このような集積度の向上は
、集積回路を構成する各素子の微細化によりもたらされ
た乙のである。例えば、現在ＩＭｂ、ＤＲＡＭに使用さ
れているＭＯＳトランジスタの最小寸法はおよそ１μｍ
であり、今後０．５．０．２５μｍとさらに微細化され
ていくのは確実である。

同様に素子分離領域の低減も高集積化には不可欠であり
、その分離幅も１μｍ未満さらには０．５μ−弱に挟め
る必要が生じてきた。

一般に素子分離領域の形成には、選択酸化法と呼ばれる
手段が用いられている。第２図は選択酸化法により素子
分離領域を形成する従来例を示している。以下、第２図
に従って、従来の選択酸化法について説明する。

■まず、第２図（ａ）に示すように、シリコン基板２１
の表面を薄く酸化して１００〜７００人のシリコン酸化
膜２２を形成したのち、Ｌｌ）ＣＶＤ（減圧気相成長法
）により１０００〜２０００人のシリコン窒化膜２３を
堆積する。次に、半導体素子を構築する活性領域と素子
分離領域を規定するレジストパターン２４を形成する。

ここで、レジストパターン２４で覆われた領域Ｋが活性
領域となり、レジストパターン２４の開口部２５か素子
分離領域Ｓとなる。

■次に、レジストパターン２４をエツチングマスクとし
て、レノストパターン２４の開口部２５のシリコン窒化
膜２３及びシリコン酸化膜２２をエツチングした後、レ
ジストパターン２４を除去する［第２図（ｂ）参照］。

■次に、熱酸化法を用いてシリコンを酸化すると、開口
部２５では酸素か供給されてシリコン基板２１の表面か
酸化されシリコン酸化膜２６が形成される。一方、活性
領域は、シリコン基板２１表面をシリコン窒化膜２３が
覆っているため、酸素が供給されず、シリコン酸化膜の
成長は起こらない。ただし、開口部２５の近傍では、薄
いシリコン酸化膜２２を通路として酸素が拡散するため
、シリコン基板２！が酸化され、シリコン酸化膜２６が
シリコン窒化８２３を押し上げる形で広がって成長する
。このシリコン酸化膜２６がシリコン窒化膜２３の下に
伸びた長さｄの領域２７は、般にその形状からバーズビ
ークと呼ばれる［第２図（ｅ）参照］。

■次に、加熱したリン酸溶液を用いてシリコン窒化膜２
３を除去したのち、薄いフッ酸溶液でシリコン酸化膜２
２を除去すれば、選択酸化法による素子分離工程が終了
する［第２図（ｄ）参照］。

以後、シリコン基板２１表面が露出した領域２７にトラ
ンジスタ等の半導体素子が形成されるが、これらの半導
体素子は上記シリコン酸化膜２６によって電気的に分離
されている。

（ハ）発明が解決しようとする課題 上記の様に、選択酸化法は、非常に容易な工程で素子間
分離領域を形成できるため、従来より半導体素子の素子
分離技術として、広く用いられてきた。

しかし、半導体集積回路の高集積化に伴い、素子間分離
領域の縮小が不可欠となり、その分離幅ら１μｍ未満、
さらには０，５μｍ弱に挟める必要が生じてきたが、上
記選択酸化法は、この分離領域の縮小化にたいして以下
に示す問題点を有しているため、高集積化の進む半導体
集積回路の素子分離技術として用いる事は、困難となっ
てきた。

即ち、第２図（ｃ）に示す様に選択酸化法では、素子間
を電気的に分離する厚いシリコン酸化膜２６が素子分離
領域たるシリコン窒化膜２３の開口部２５に成長するの
みならず、シリコン窒化膜２３で覆われた活性領域Ｋに
バーズビーク２７と呼ばれるシリコン酸化膜の食い込み
を生じてしまう。

このバーズビーク２７の幅ｄは、両側で２ｄの幅が分Ｍ
＠域の拡大が生じ、逆に活性領域には２ｄだけ縮小して
しまうことになる。例えば、幅ｄが０．３μｍであり、
フォトリソグラフィ工程での最小パターン開口幅か０．
４μｍであったとすれば、素子分離領域は両側で０．６
μｍ拡大するため、影成可能な最小分離幅は１．０μｍ
となってしまう。前述したように０５μｍ弱の素子分離
領域が要求される今日、この選択酸化法での素子分離領
域形成は困難となできた。

そこで、本発明の目的は、半導体集積回路の高集積化に
伴い要求される、素子分離領域の微細化に対応した半導
体素子分離領域の形成方法を提供することである。

（ニ）課題を解決するための手段 上記目的を達成するため、本発明の素子針Ｍ領域の形成
方法は、シリコン半導体基板上に第１のシリコン酸化膜
を形成し、さらに第１のシリコン窒化膜を堆積したのち
、ただ１度のリソグラフィ工程によって形成したレジス
トパターンをマスクとして、素子分離領域となる部分に
存する上記第１のシリコン酸化膜及び第■のシリコン窒
化膜を除去して上記シリコン半導体基板表面を露出し、
次に、上記レジストパターンを除去して、前記露出した
シリコン半導体基板表面を酸化して上記第１のシリコン
酸化膜より薄い膜厚を持つ第２のシリコン酸化膜を形成
し、さらに第２のノリフン窒化膜を堆積し、次に、上記
第２のノリコン窒化膜を上記素子分離領域の第２のシリ
コン酸化膜が露出するまで異方性エツチングにより除去
して、上記第１のシリコン窒化膜の開口側壁部にのみ上
記第２のノリコン窒化膜を残し、次に、上記第１のシリ
コン窒化膜及び、第１のシリコン窒化膜の開口部側壁に
残存する上記第２のシリコン窒化膜をエツチングマスク
として自己整合的に、第１のシリコン窒化膜の開口部の
第２のシリコン酸化膜を除去した後、上記シリコン半導
体基板をエツチングして溝部を形成し、次に、上記溝部
を選択的に酸化して素子分離領域に厚いノリコン酸化膜
を形成することを特徴としている。

すなちわ、この発明は第１のシリコン窒化膜の開口側壁
部に、薄いシリコン酸化膜と第２のシリコン窒化膜より
なるオフセットを設ける事により、素子分離領域の微細
化を実現するものである。

（ホ）作用 本発明の方法によれば、従来の選択酸化法でのバーズビ
ークによる素子分離領域の拡大が押えられ、フォトリソ
グラフィ工程で規定した素子分離領域にほぼ忠実にシリ
コン酸化膜を形成できるため、半導体集積回路の微細化
に大きく寄与できる。

また、本発明の方法は、従来の選択酸化法に若干の工程
を追加するのみで実現可能なため、工程数の増加に伴う
製造コストの増加ら比較的軽微なもので済む利点を有す
。

（へ）実施例 以下、本発明を図示の実施例により詳細に説明する。な
お、これによってこの発明は限定を受けるものではない
。

第１図（ａ）〜（ｈ）は本発明の一実施例としての素子
分離領域の形成方法により素子分離領域が形成されてい
く様子を示した図である。以下、第１図（ａ）〜Ｃｈ＞
に従って本実施例の半導体素子分離領域の形成方法を説
明する。

（１）まず、第１図（ａ）に示すように、シリコン基板
ｌの表面を薄く酸化して、膜厚１ｏｏ〜ｓ。

０人の第１のシリコン酸化膜２を形成したのち、減圧Ｃ
ＶＤ法により第１のノリコン窒化膜３を１０００〜２０
００人堆積する。続いて分離領域を規定するレジストパ
ターン４をフォトリソグラフィ工程により形成する。こ
のレジストパターンにおいて、第１図（ａ）に示した開
口幅りの開口部５によって素子針Ｍ領域Ｓが規定される
。なお、レノスト４で覆われた領域のノリコン基板ｌの
表面が活性領域にであり、この表面に半導体素子が形成
されることになる。

（■）次に、第１図（ｂ）に示すように、レジストパタ
ーン４をエツチングマスクとして反応性イオンエツチン
グ（ＲＩ　Ｅ）法により第１のシリコン窒化膜３を加工
した後、レジストパターン４を除去する。さらに開口部
５において露出した第１のシリコン酸化膜を薄いフッ酸
溶液を用いて除去すれば、分離領域が形成されるシリコ
ン基板ｌの表面が露出される。

（山）次に、第１図（ｃ）に示すように、開口部５で露
出したシリコン基板ｌの表面を薄く酸化して第２のシリ
コン酸化膜４を形成する。このとき第２のシリコン酸化
膜の膜厚は第１のシリコン酸化膜２の膜厚よりら薄くす
る必要がある。本実施例では８０人とした。

（ｉｖ）次に、第１図（ｄ）に示すように、減圧ＣＶＤ
法により５００〜１０００人の第２のノリコン窒化膜７
を全面に堆積する。

（ｖ）次に、第１図（ｅ）に示すように、開口部５に於
いて、第２のノリコン酸化膜６が露出するまでＲＩＥ法
により第２のシリコン窒化膜７を異方的にエツチングし
た後、露出しｆこシリコン酸化膜６を薄いフッ酸溶液を
用いて除去する。この結果、第２のシリコン窒化膜７は
第１のシリコン窒化膜３の段差側壁部にのみ残される。

（ｖｌ）次に、第１図（「）に示すように、第１のシリ
コン窒化膜３及び、開口部５の段差側壁部に残された第
２のシリコン窒化膜７をエツチングマスクとして、自己
整合的にシリコン基Ｖｉ、ｔに深さ５００〜２０００人
の浅い溝８を形成する。

なお、本実施例では、第１図（ｄ）〜（ｆ）に至る工程
において、第２のシリコン窒化膜７、第２のシリコン酸
化膜６及び溝８のエツチングは各々別の工程で行ったが
、同一の処理で行っても構イっない。

（ｖｉｉ）次に、第１図（ｇ）に示すように、熱酸化法
により酸化すれば、シリコン基板ｌか露出する溝８にお
いてシリコン酸化膜９が成長する。このとき第１のシリ
コン窒化膜３て覆われるシリコン基板１の表面は酸化時
に酸素か供給されないため、ノリコン酸化膜の成長は起
こらない。また、第２のノリコン窒化Ｈ７の下には薄い
第２のシリコン酸化膜６か存在するため、これを酸素の
供給経路としてシリコン酸化膜か第２のシリコン窒化膜
７を押し上げる形で成長する。ただし第２のシリコン酸
化膜６は非常に薄いため、酸素の供給は少なく、また上
の第１及び第２のシリコン窒化膜３．７で押え込まれる
ため、バーズビークの食い込みは従来の選択酸化法に比
べて非常に僅かなものに押さえることか可能である。

また、このバーズビークの食い込みにより、素子分離領
域の境界である、第１のシリコン窒化膜３のパターン端
において薄いシリコン酸化膜が成長するが、その膜厚ｄ
は素子分離工程終了後ゲート絶縁膜形成までの工程での
シリコン酸化膜９の減少量とほぼ同等である。さらに、
シリコン酸化膜９は酸化前のシリコン表面を中心として
ほぼ１：１の割合で成長するが、本実施例では酸化前に
溝８を形成しているためシリコン酸化膜９の表面を、当
初のシリコン基板１の表面と比較的なだらかな凹凸の少
ないものとできる。逆に、シリコン基板１側に成長する
シリコン酸化膜９の割合が増加するため、実効的にシリ
コン酸化膜９の両側の活性領域に形成される半導体素子
間の距離が増加して素子分離特性の向上が図られる。

（ｖｉｉｉ）次に、第１及び第２のシリコン窒化膜３゜
７を熱リン酸を用いて除去する。さらに、薄いフッ酸溶
液を用いて第１のシリコン酸化膜２を除去すれば、第１
図（ｈ）に示す構造を得て、一連の素子分離領域の形成
工程を終了する。この後、シリコン基板ｌの表面が露出
した活性領域にゲート絶縁膜（図示せず）形成工程に進
むが、それまでのシリコン酸化膜９の膜厚減少看は前述
したように、第１のシリコン窒化膜３のパターン端での
シリコン酸化膜の膜厚ｄ〔第１図（ｇ）参照〕と同等で
あるので、素子分離領域となるシリコン酸化膜９の幅Ｗ
は第１図（ａ）において素子分離領域を規定したレジス
トパターン４の開口部５の幅りと等しくなる（Ｗ＝Ｄ）
。

上記の工程により素子分離領域を形成した後、通常の工
程に従ってＭＯＳトランジスタやキャパシタ等の半導体
素子を形成して半導体集積回路が完成する。

このようにして形成されたＭＯＳトランジスタを測定し
た。その結果、従来の選択酸化法を用いて分離した同一
のサイズをもつトランジスタに比べて、何らそん色ない
特性が得られた。しかも、従来の選択酸化法ではバーズ
ビークの広がりの為に形成できなかった、０，４μｍと
非常に微細なチャネル幅を持つＭＯＳトランジスタにお
いても良好な特性を確認した。また隣接素子間距離が０
．４μｍと微細な分離幅での、フィールドバンチスルー
特性、及びフィールド反転電圧とも１０Ｖ以上と非常に
良好な素子分離特性が得られた。

なお、本発明は半導体素子分離領域の形成方法に関する
ものであり、特許請求の範囲で明記したしのを除いては
、材料、手段、数値等は本実施例によるものに限定され
るものではない。

（ト）発明の効果 以上より明らかなように、本発明の半導体素子分離領域
の形成方法によれば、分離領域に形成するシリコン酸化
膜の活性領域へのバーズビークの食い込みを極度に押え
込む事が可能となり、活性領域及び分離領域の微細化が
容易となるため、半導体集積回路の高集積化に大きく寄
与することができる効果がある。また、素子分離領域の
形成工程は、従来の選択酸化法に若干の工程を追加する
のみで対応可能なため、製造コストの増加ら低く押さえ
る事ができる利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例に従って半導体基板上に素子
分離領域を形成するための各工程を示した図、第２図は
従来の素子分離法である選択酸化法の問題点を説明する
図である。 ｌ・・・・シリコン基板、 ２・・・・・第１のノリクン酸化膜、 ３・・・・第１のシリコン窒化膜、 ４・・・・・レジストパターン、 ５・・・・・・素子分離領域を規定するレジストパター
ン４の開口部 ６・・・・・・第２のシリコン酸化膜、７・・・・・第
２のシリコン窒化膜、 ８・・・・・・シリコン基板Ｉに形成した溝、９・・・
・・・溝８部のシリコン基板１表面を酸化して形成した
シリコン酸化膜、 ｄ・・・・・・素子分離領域端（レノストパターン４の
端に相当）で成長したシリコン酸化膜９の膜厚、 Ｗ・・・・・・素子分離工程終了時における素子分離領
域の幅。 第 図 一／−１ 第 図

Claims (1)

1. 【特許請求の範囲】 １、シリコン半導体基板上に第１のシリコン酸化膜を形
   成し、さらに第１のシリコン窒化膜を堆積したのち、た
   だ１度のリソグラフィ工程によって形成したレジストパ
   ターンをマスクとして、素子分離領域となる部分に存す
   る上記第１のシリコン酸化膜及び第１のシリコン窒化膜
   を除去して上記シリコン半導体基板表面を露出し、 次に、上記レジストパターン除去して、前記露出したシ
   リコン半導体基板表面を酸化して上記第１のシリコン酸
   化膜より薄い膜厚を持つ第２のシリコン酸化膜を形成し
   、さらに第２のシリコン窒化膜を堆積し、 次に、上記第２のシリコン窒化膜を上記素子分離領域の
   第２のシリコン酸化膜が露出するまで異方性エッチング
   により除去して、上記第１のシリコン窒化膜の開口側壁
   部にのみ上記第２のシリコン窒化膜を残し、 次に、上記第１のシリコン窒化膜及び、第１のシリコン
   窒化膜の開口部側壁に残存する上記第２のシリコン窒化
   膜をエッチングマスクとして自己整合的に、第１のシリ
   コン窒化膜の開口部の第２のシリコン酸化膜を除去した
   後、上記シリコン半導体基板をエッチングして溝部を形
   成し、 次に、上記溝部を選択的に酸化して素子分離領域に厚い
   シリコン酸化膜を形成することを特徴とする半導体素子
   分離領域の形成方法。