JPH01184874A - 化合物半導体集積回路 - Google Patents
化合物半導体集積回路Info
- Publication number
- JPH01184874A JPH01184874A JP63005770A JP577088A JPH01184874A JP H01184874 A JPH01184874 A JP H01184874A JP 63005770 A JP63005770 A JP 63005770A JP 577088 A JP577088 A JP 577088A JP H01184874 A JPH01184874 A JP H01184874A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- semiconductor
- type semiconductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 150000001875 compounds Chemical class 0.000 title claims description 7
- 239000012535 impurity Substances 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 30
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 15
- 239000011651 chromium Substances 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は化合物半導体集積回路に関し、特に■−Ｖ族化
合物半導体集積回路に関する。
合物半導体集積回路に関する。
従来の■−■化合物半導体集積回路は、例えば、第３図
のごとく、半絶縁性ＧａＡｓ基板１上に、イオン注入法
によりｎ型ＧａＡｓ層２を形成してＭＥＳ ＦＥＴの
ような半導体素子を設け、それらを多層配線等を用いて
連結し、集積化した構成になっていた。
のごとく、半絶縁性ＧａＡｓ基板１上に、イオン注入法
によりｎ型ＧａＡｓ層２を形成してＭＥＳ ＦＥＴの
ような半導体素子を設け、それらを多層配線等を用いて
連結し、集積化した構成になっていた。
上述した従来の化合物半導体集積回路は、各構成素子間
の分離が単に半絶縁性半導体基板によってのみ行なわれ
ており、特別な方策がとられてないなめ、素子間の分離
が完全でなく、素子間の干渉や素子間の漏れ電流の問題
が有った。これに対し、例えば表面（半絶縁性基板の表
面）にボロン（Ｂ＋）やクロム（Ｃｒ”）をイオン注入
し、表面の高抵抗化を行い、漏れ電流を抑える試みもあ
るが、これも基板の深い所を流れる電流に対しては無力
であり、前述の問題点を完ｉに解決するに°は至ってい
ない。
の分離が単に半絶縁性半導体基板によってのみ行なわれ
ており、特別な方策がとられてないなめ、素子間の分離
が完全でなく、素子間の干渉や素子間の漏れ電流の問題
が有った。これに対し、例えば表面（半絶縁性基板の表
面）にボロン（Ｂ＋）やクロム（Ｃｒ”）をイオン注入
し、表面の高抵抗化を行い、漏れ電流を抑える試みもあ
るが、これも基板の深い所を流れる電流に対しては無力
であり、前述の問題点を完ｉに解決するに°は至ってい
ない。
本発明の化合物半導体集積回路は、半絶縁性半導体基板
上にｐ型半導体層及び高抵抗半導体層を堆積してなる基
板の前記高抵抗半導体層側の表面から前記ｐ型半導体層
に到達して選択的に設けられた補償不純物注入層で区画
された素子形成領域に少なくとも選択的に設けられたｎ
型半導体層を有し、前記ｎ型半導体層に半導体素子が形
成されているというものである。
上にｐ型半導体層及び高抵抗半導体層を堆積してなる基
板の前記高抵抗半導体層側の表面から前記ｐ型半導体層
に到達して選択的に設けられた補償不純物注入層で区画
された素子形成領域に少なくとも選択的に設けられたｎ
型半導体層を有し、前記ｎ型半導体層に半導体素子が形
成されているというものである。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の主要部を示す半導体チップ
の断面図である。
の断面図である。
この実施例は、比抵抗１０フΩ・ｃ程度の半絶縁性半導
体基板（半絶縁性ＧａＡｓ基板１）上に不純物密度Ｉ
Ｘ １０ ”ｃｍ−’、厚さ５００ａｍのｐ型半導体層
（ｐ型ＧａＡｓ層３）及び比抵抗１０４〜１０５Ω・口
、厚さ５００ ｎｍの高抵抗半導体層（高抵抗ＧａＡｓ
層４）を分子線エピタキシャル法で堆積してなる基板の
高抵抗ＧａＡｓ層４の表面からｐ型ＧａＡｓ層３を貫通
して選択的に設けられた補償不純物注入Ｎ１１（ボロン
イオンを２００ｋｅｙのエネルギー、ドーズ量５Ｘ１０
”■−２で注入して形成する）で区画された素子形成領
域に選択的に設けられたｎ型半導体層（ｎ型ＧａＡｓ層
２）を有し、ｎ型ＧａＡｓ層２に半導体素子（ＭＥＳ
ＦＥＴ５．６．７）が形成されているというものであ
る。
体基板（半絶縁性ＧａＡｓ基板１）上に不純物密度Ｉ
Ｘ １０ ”ｃｍ−’、厚さ５００ａｍのｐ型半導体層
（ｐ型ＧａＡｓ層３）及び比抵抗１０４〜１０５Ω・口
、厚さ５００ ｎｍの高抵抗半導体層（高抵抗ＧａＡｓ
層４）を分子線エピタキシャル法で堆積してなる基板の
高抵抗ＧａＡｓ層４の表面からｐ型ＧａＡｓ層３を貫通
して選択的に設けられた補償不純物注入Ｎ１１（ボロン
イオンを２００ｋｅｙのエネルギー、ドーズ量５Ｘ１０
”■−２で注入して形成する）で区画された素子形成領
域に選択的に設けられたｎ型半導体層（ｎ型ＧａＡｓ層
２）を有し、ｎ型ＧａＡｓ層２に半導体素子（ＭＥＳ
ＦＥＴ５．６．７）が形成されているというものであ
る。
なお、補償不純物としてはＢ＋のほかにＣｒ”。
０□＋、Ｂ＋等が使用できる。
ＭＥＳ ＦＥＴの設けられている高抵抗ＧａＡｓ層４
は絶縁性の補償不純物注入層１１及びｐ型ＧａＡｓ層４
で囲まれているので漏れ電流は著しく低減される。
は絶縁性の補償不純物注入層１１及びｐ型ＧａＡｓ層４
で囲まれているので漏れ電流は著しく低減される。
第２図は本発明の第２の実施例の主要部を示す半導体チ
ップの断面図である。
ップの断面図である。
本実施例においては構成素子の能動層であるｎ型ＧａＡ
ｓ層２が、ＭＢＥ法により高抵抗ＧａＡｓ層３上全面に
堆積されている。この際、ｎ型ＧａＡｓ層１２は、前の
実施例と異り、選択的に形成されていないため、横方向
の素子分離は当然必要であるが、それはＢ′″の注入に
より補償不純物層１１を形成することにより達成されて
いる。
ｓ層２が、ＭＢＥ法により高抵抗ＧａＡｓ層３上全面に
堆積されている。この際、ｎ型ＧａＡｓ層１２は、前の
実施例と異り、選択的に形成されていないため、横方向
の素子分離は当然必要であるが、それはＢ′″の注入に
より補償不純物層１１を形成することにより達成されて
いる。
ｎ型ＧａＡｓ層２をイオン注入法で選択的に形成するの
に比べて製造が容易であるという利点がある。
に比べて製造が容易であるという利点がある。
以上説明したように本発明においては、電子に対し障壁
ポテンシャルの大きいｐ型半導体層を半絶縁性半導体基
板と高抵抗半導体層とでサンドイッチした構造のものを
用い、かつ横方向の絶縁は、Ｂ”、Ｏ，”、Ｃｒ＋、Ｈ
２＋等の不純物を注入して高抵抗化した補償不純物注入
層で実現しているために、素子間の分離が極めて良い、
従って集積回路を構成する各素子間の電気的干渉の問題
が解決でき、集積密度を上げた高性能の集積回路半導体
装置が実現できるという効果がある。
ポテンシャルの大きいｐ型半導体層を半絶縁性半導体基
板と高抵抗半導体層とでサンドイッチした構造のものを
用い、かつ横方向の絶縁は、Ｂ”、Ｏ，”、Ｃｒ＋、Ｈ
２＋等の不純物を注入して高抵抗化した補償不純物注入
層で実現しているために、素子間の分離が極めて良い、
従って集積回路を構成する各素子間の電気的干渉の問題
が解決でき、集積密度を上げた高性能の集積回路半導体
装置が実現できるという効果がある。
第１図及び第２図はそれぞれ本発明の第１及び第２の実
施例の主要部を示す半導体チップの断面図、第３図は従
来例の主要部を示す半導体チップの断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
層、３ ・ｐ型ＧａＡｓ層、４・・・高抵抗ＧａＡｓ層
、５，６．７・・・半導体素子、８・・・ソース、９・
・・ドレイン、１０・・・ゲート、１１・・・補償不純
物注入層、１２・・・電極配線、１３・・・層間絶縁膜
。
施例の主要部を示す半導体チップの断面図、第３図は従
来例の主要部を示す半導体チップの断面図である。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ型ＧａＡｓ
層、３ ・ｐ型ＧａＡｓ層、４・・・高抵抗ＧａＡｓ層
、５，６．７・・・半導体素子、８・・・ソース、９・
・・ドレイン、１０・・・ゲート、１１・・・補償不純
物注入層、１２・・・電極配線、１３・・・層間絶縁膜
。
Claims (1)
- 半絶縁性半導体基板上にｐ型半導体層及び高抵抗半導
体層を堆積してなる基板の前記高抵抗半導体層側の表面
から前記ｐ型半導体層に到達して選択的に設けられた補
償不純物注入層で区画された素子形成領域に少なくとも
選択的に設けられたｎ型半導体層を有し、前記ｎ型半導
体層に半導体素子が形成されていることを特徴とする化
合物半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005770A JPH01184874A (ja) | 1988-01-13 | 1988-01-13 | 化合物半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63005770A JPH01184874A (ja) | 1988-01-13 | 1988-01-13 | 化合物半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01184874A true JPH01184874A (ja) | 1989-07-24 |
Family
ID=11620357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63005770A Pending JPH01184874A (ja) | 1988-01-13 | 1988-01-13 | 化合物半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01184874A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565427A (en) * | 1978-11-10 | 1980-05-16 | Fujitsu Ltd | Semiconductor device |
| JPS60134434A (ja) * | 1983-12-23 | 1985-07-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS61198770A (ja) * | 1985-02-28 | 1986-09-03 | Sony Corp | 化合物半導体装置の製法 |
| JPS61296755A (ja) * | 1985-06-26 | 1986-12-27 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JPS62283672A (ja) * | 1986-06-02 | 1987-12-09 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
-
1988
- 1988-01-13 JP JP63005770A patent/JPH01184874A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5565427A (en) * | 1978-11-10 | 1980-05-16 | Fujitsu Ltd | Semiconductor device |
| JPS60134434A (ja) * | 1983-12-23 | 1985-07-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路の製造方法 |
| JPS61198770A (ja) * | 1985-02-28 | 1986-09-03 | Sony Corp | 化合物半導体装置の製法 |
| JPS61296755A (ja) * | 1985-06-26 | 1986-12-27 | Toshiba Corp | 半導体集積回路及びその製造方法 |
| JPS62283672A (ja) * | 1986-06-02 | 1987-12-09 | Nec Corp | 電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2077493A (en) | Mos transistor | |
| JPH027532A (ja) | 積層チャネル電界効果トランジスタ | |
| US4296428A (en) | Merged field effect transistor circuit and fabrication process | |
| JPH0795596B2 (ja) | サイリスタ及びその製造方法 | |
| US5631479A (en) | Semiconductor device with laminated refractory metal schottky barrier gate electrode | |
| JPH01184874A (ja) | 化合物半導体集積回路 | |
| JPS61240671A (ja) | 相補型電界効果トランジスタの製法 | |
| US4894692A (en) | MESFET with alpha particle protection | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JP2688678B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2708178B2 (ja) | 半導体集積回路 | |
| JP2949518B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6230380A (ja) | 電界効果型トランジスタ | |
| JPH0355877A (ja) | 化合物半導体装置 | |
| JPS63318755A (ja) | 半導体装置 | |
| JPS61294873A (ja) | 電界効果型トランジスタ | |
| JPS5848468A (ja) | 半導体装置 | |
| JPS61239674A (ja) | 半導体導電層の形成方法 | |
| JPS5934663A (ja) | Ｍｉｓ電界効果型トランジスタ | |
| JPS63124471A (ja) | 電界効果トランジスタ | |
| JPS5835979A (ja) | 半導体装置 | |
| JPH02146774A (ja) | 半導体装置 | |
| JPH01227455A (ja) | 半導体装置 | |
| JPS62193180A (ja) | 化合物半導体装置 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 |