JPS6123364A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPS6123364A JPS6123364A JP59142409A JP14240984A JPS6123364A JP S6123364 A JPS6123364 A JP S6123364A JP 59142409 A JP59142409 A JP 59142409A JP 14240984 A JP14240984 A JP 14240984A JP S6123364 A JPS6123364 A JP S6123364A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- semiconductor layer
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
- H10D62/852—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs being Group III-V materials comprising three or more elements, e.g. AlGaN or InAsSbP
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は二次元状態に分布する高移動度の電子の流量
を電界によって制御する電界効果トランジスタに関する
ものである。
を電界によって制御する電界効果トランジスタに関する
ものである。
（従来の技術）
従来、二次元電子ガスを利用した超高速電子デバイスが
提案されている。この種のデバイスで最近提案された電
界効果トランジスタの構造及びエネルギーバンド構造図
を第４図（Ａｌ及び（ＢｌにそれぞＧａＡｓ層４を順次
に形成し、このＧａＡｓ層４内に二次電子ガス層５（破
線で示す）が形成される構造となっている。尚、６はこ
のＧａＡｓ層４上に設けたｉゲート電極、？及び８はＡ
ｕ−Ｇｅ ／ Ｎｉ ／ Ａｕのソース電極及びドレイ
ン電極である。
提案されている。この種のデバイスで最近提案された電
界効果トランジスタの構造及びエネルギーバンド構造図
を第４図（Ａｌ及び（ＢｌにそれぞＧａＡｓ層４を順次
に形成し、このＧａＡｓ層４内に二次電子ガス層５（破
線で示す）が形成される構造となっている。尚、６はこ
のＧａＡｓ層４上に設けたｉゲート電極、？及び８はＡ
ｕ−Ｇｅ ／ Ｎｉ ／ Ａｕのソース電極及びドレイ
ン電極である。
第４図（Ｂ）はこの構造の取り得るエネルギーバンド構
造を示す線図であり、縦軸にエネルギーレベルを取り、
横軸にゲート電極側からの順次の各層に対応する領域を
取って示しである。尚、９はフェルミレベルである。
造を示す線図であり、縦軸にエネルギーレベルを取り、
横軸にゲート電極側からの順次の各層に対応する領域を
取って示しである。尚、９はフェルミレベルである。
との構造の電界効果トランジスタにおいては、ｎ −Ａ
Ｉ！（、，８Ｇａｏ、７Ａ、ｓ層３内の電子が不純物無
添加のＧａＡｓ層４に拡散によって流出し、この層４内
に二次元的に分布する自由電子ガスとして蓄積される。
Ｉ！（、，８Ｇａｏ、７Ａ、ｓ層３内の電子が不純物無
添加のＧａＡｓ層４に拡散によって流出し、この層４内
に二次元的に分布する自由電子ガスとして蓄積される。
この二次元電子ガスの蓄積量はゲート電極６に正のバイ
アス電圧を印加することによって増大トバンドとなると
、蓄積した二次元電子ガス５が）１′ど′のＧａＡｓ層
４を経由してゲート電極６へと流出二次元電子ガスを蓄
積させることが出来なかった。
アス電圧を印加することによって増大トバンドとなると
、蓄積した二次元電子ガス５が）１′ど′のＧａＡｓ層
４を経由してゲート電極６へと流出二次元電子ガスを蓄
積させることが出来なかった。
従って相互コンダクタンスｇ□にも制限があり、高速動
作にも限界があった。
作にも限界があった。
（問題点を解決するための手段）
従って、この発明の目的は二次元電子ガスの蓄積可能な
量が制限されない高電子移動度電界効果トランジスタを
提供することにある。
量が制限されない高電子移動度電界効果トランジスタを
提供することにある。
この目的の達成を図るため、この発明では、基板の上側
に、ドナー型の不純物を添加した電子親和が小さい第一
半導体層、該第一半導体層上に設けた不純物無添加の電
子親和力の大きい第二子井戸中の蓄積電子がチャンネル
層を形成し、該半導体層が井戸型ポテンシャルとなり、
そこに二次元電子ガスを蓄積するので、二次元電子ガス
の移動度が大きくなる。
に、ドナー型の不純物を添加した電子親和が小さい第一
半導体層、該第一半導体層上に設けた不純物無添加の電
子親和力の大きい第二子井戸中の蓄積電子がチャンネル
層を形成し、該半導体層が井戸型ポテンシャルとなり、
そこに二次元電子ガスを蓄積するので、二次元電子ガス
の移動度が大きくなる。
さらに、第二半導体層とゲート電極との間に高抵抗層が
設けられているので、二次元電子のゲート電極への流出
がなく、二次元電子の蓄積量、を増大させることが出来
ると共に、ここに蓄積される電子は下側の第一半導体層
から供給されるのみならず、ゲート電圧の印加により誘
起された電子も加わ４ので、二次元電子の蓄積量が大幅
に増大する。
設けられているので、二次元電子のゲート電極への流出
がなく、二次元電子の蓄積量、を増大させることが出来
ると共に、ここに蓄積される電子は下側の第一半導体層
から供給されるのみならず、ゲート電圧の印加により誘
起された電子も加わ４ので、二次元電子の蓄積量が大幅
に増大する。
（実施例）
以下、図面を参照してこの発明の実施例につき説明する
。尚、この実施例ではＡｌＧａＡｓ／ ＧａＡｓ系の電
界効果トランジスタにつき説明する。従って−バンド構
造を夫々示す線図である。
。尚、この実施例ではＡｌＧａＡｓ／ ＧａＡｓ系の電
界効果トランジスタにつき説明する。従って−バンド構
造を夫々示す線図である。
第１図（Ａ）に示す構造においては、基板を半絶縁性Ｇ
ａＡｓ基板とし、その上に第一不純物無添加（アンドー
プという）層であるアンド−プＡ１６ 、Ｂ Ｇａ ６
．７４８層２、ドナー型の不純物を添加した電子親和力
が小さい第一半導体層としてのｎ＋−Ａｌｌｏ、Ｂ Ｇ
ａｏ、７ Ａｓ層８、厚さが約８０ＯＡの電子親和力の
大きいアンドープＧａＡｓ層１１及び絶縁に近い高抵抗
層としての約４０ＯＡの厚さのアンドープ１ ｏ、ａ
Ｑａ Ｏ，？ Ａｓ層１２を順次に具えている。ここで
絶縁に近い高抵抗層とはいわゆる半絶縁層とか絶縁層と
かを含む意味である。この高抵抗層１２上にゲート電極
６、ソース電極？及びドレイン電極８を具えている。
ａＡｓ基板とし、その上に第一不純物無添加（アンドー
プという）層であるアンド−プＡ１６ 、Ｂ Ｇａ ６
．７４８層２、ドナー型の不純物を添加した電子親和力
が小さい第一半導体層としてのｎ＋−Ａｌｌｏ、Ｂ Ｇ
ａｏ、７ Ａｓ層８、厚さが約８０ＯＡの電子親和力の
大きいアンドープＧａＡｓ層１１及び絶縁に近い高抵抗
層としての約４０ＯＡの厚さのアンドープ１ ｏ、ａ
Ｑａ Ｏ，？ Ａｓ層１２を順次に具えている。ここで
絶縁に近い高抵抗層とはいわゆる半絶縁層とか絶縁層と
かを含む意味である。この高抵抗層１２上にゲート電極
６、ソース電極？及びドレイン電極８を具えている。
この構造の雷、解効果トランジスタを作動させるだめに
は、ｎ ＡＡ＋ｏ、ＢＧａｏ、７Ａ、８層３内の電子
をアンドープＧａＡｓ層１１内に拡散させて二次元電子
ガススル。従って、エネルギーバンドはフラットバンド
となり、アンドープＧａＡｓ層１１中のアンドープＡｌ
ｏ、３Ｇａｏ４ Ａｓ層との接合境界面側にも二次電子
ガスが蓄積されるようになり、かつ、このアンドープＧ
ａＡｓ層１１が薄いため、このアンドープＧａＡｓ層１
１に形成された井戸型ポテンシャル内全体に、別々に分
離されることなく、二次元電子ガスが分布して蓄積され
ることとなる。このように蓄積された二次元電子ガスは
チャンネル層を形成する。
は、ｎ ＡＡ＋ｏ、ＢＧａｏ、７Ａ、８層３内の電子
をアンドープＧａＡｓ層１１内に拡散させて二次元電子
ガススル。従って、エネルギーバンドはフラットバンド
となり、アンドープＧａＡｓ層１１中のアンドープＡｌ
ｏ、３Ｇａｏ４ Ａｓ層との接合境界面側にも二次電子
ガスが蓄積されるようになり、かつ、このアンドープＧ
ａＡｓ層１１が薄いため、このアンドープＧａＡｓ層１
１に形成された井戸型ポテンシャル内全体に、別々に分
離されることなく、二次元電子ガスが分布して蓄積され
ることとなる。このように蓄積された二次元電子ガスは
チャンネル層を形成する。
この二次元電子は高抵抗層であるアンドープＡ１０．８
Ｇａｏ、７Ａｓ層による障壁が高いので、ゲート電極６
へ流出して失なわれることがない。又、これら二次元電
子ガスはアンドープＧａＡｓ層１１中に存在する為、散
乱が少なく高電子移動度を示す。
Ｇａｏ、７Ａｓ層による障壁が高いので、ゲート電極６
へ流出して失なわれることがない。又、これら二次元電
子ガスはアンドープＧａＡｓ層１１中に存在する為、散
乱が少なく高電子移動度を示す。
尚、この場合、この電界効果トランジスタではアンドー
プｋｌｏ、８Ｇａ（、，７ＡＳ層１２の厚さを約４０Ｏ
Ａ、−、Ｔ、Ｌ、’ｊ”、第２図（Ａｌ及び（Ｂｌはこ
の発明の第二実施例を説明この実施例では、第一半導体
層３であるｎ −ｉ、８Ｇａ、。
プｋｌｏ、８Ｇａ（、，７ＡＳ層１２の厚さを約４０Ｏ
Ａ、−、Ｔ、Ｌ、’ｊ”、第２図（Ａｌ及び（Ｂｌはこ
の発明の第二実施例を説明この実施例では、第一半導体
層３であるｎ −ｉ、８Ｇａ、。
Ａｓ層と第二半導体層１１であるアンドープＧａＡｓ層
との間に、第二不純物無添加層１８すなわち厚さが６０
Ａ程度の□アンドープｋｌ、８Ｇａｏ、？ Ａｓ層を設
けると共に、高抵抗層１２であるアンドープＡ７ｏ、８
Ｇａｏ４Ａ８一層の上に第一不純物添加層１４すなわち
ｓｌをｌＸｌ０ ａｍ程度の濃度でドープした２０
０λ程度の厚さの、空乏化したｎ ＋Ａｌ Ｏ、Ｂ Ｇ
ａ ｏ 、７Ａε層を設け、この第一不純物添加層１４
上にゲート電極を設け、さらにソース電極７及びドレイ
ン電極８をこの第一不純物添加層１４上に部分的に設け
た第二不純物添加／ｉｉ １’ ５すなわちＳｉ ｉｔ
Ｉ Ｘ １０１８’ｃｍ程度の濃度でドープした５０
０１程度の厚さのＣａＡｓ層を介して設けた構造となっ
ている。
との間に、第二不純物無添加層１８すなわち厚さが６０
Ａ程度の□アンドープｋｌ、８Ｇａｏ、？ Ａｓ層を設
けると共に、高抵抗層１２であるアンドープＡ７ｏ、８
Ｇａｏ４Ａ８一層の上に第一不純物添加層１４すなわち
ｓｌをｌＸｌ０ ａｍ程度の濃度でドープした２０
０λ程度の厚さの、空乏化したｎ ＋Ａｌ Ｏ、Ｂ Ｇ
ａ ｏ 、７Ａε層を設け、この第一不純物添加層１４
上にゲート電極を設け、さらにソース電極７及びドレイ
ン電極８をこの第一不純物添加層１４上に部分的に設け
た第二不純物添加／ｉｉ １’ ５すなわちＳｉ ｉｔ
Ｉ Ｘ １０１８’ｃｍ程度の濃度でドープした５０
０１程度の厚さのＣａＡｓ層を介して設けた構造となっ
ている。
この第二実施例では、上述したように電子の供給源であ
る第一半導体層のｎ＋−ＡＪｏ、８Ｇａ、７Ａｓ層３が
第二半導体層であるアンドープＧａＡｓ層１１に［７層
３のｎ＋−Ａ、ｌｏ、 Ｇａ６．７ Ａｓ層内の正の空
間電荷と：（１′旨、−０７□１□よ、１が減ゆ。１．
１ゎ；、−８”゛”′１８Ｉ”゛”口・１・ぴ軒“′”
−でも第一実施例の場合と同様に、ゲート電極６へ正の
バイアス電圧を印加すると、第二半導体層１１のエネル
ギーバンドはフラットバンドとなり、ポテンシャルの量
子井戸が形成されるが、ここに蓄積された二次元電子ガ
スは、高抵抗１２及び第一不純物添加層１４の電位障壁
があるため、グー′ト電極６への流出が抑制され、従っ
て電子の蓄積量を増大させることが出来る。
る第一半導体層のｎ＋−ＡＪｏ、８Ｇａ、７Ａｓ層３が
第二半導体層であるアンドープＧａＡｓ層１１に［７層
３のｎ＋−Ａ、ｌｏ、 Ｇａ６．７ Ａｓ層内の正の空
間電荷と：（１′旨、−０７□１□よ、１が減ゆ。１．
１ゎ；、−８”゛”′１８Ｉ”゛”口・１・ぴ軒“′”
−でも第一実施例の場合と同様に、ゲート電極６へ正の
バイアス電圧を印加すると、第二半導体層１１のエネル
ギーバンドはフラットバンドとなり、ポテンシャルの量
子井戸が形成されるが、ここに蓄積された二次元電子ガ
スは、高抵抗１２及び第一不純物添加層１４の電位障壁
があるため、グー′ト電極６への流出が抑制され、従っ
て電子の蓄積量を増大させることが出来る。
尚、この実施例において、薄い第一不純物添加層１４の
ｎ＋ＡｌＯ，ａ Ｇａｏ、７Ａ８層は、この電界効果ト
ランジスタをノーマリオン型で動作させるために設けた
ーであるので、この層１４をエツチング除去してゲート
電極６を高抵抗層１２に直接形成すれば、この電界効果
トランジスタをノーマリ−オフ型で動作させることが出
来る。
ｎ＋ＡｌＯ，ａ Ｇａｏ、７Ａ８層は、この電界効果ト
ランジスタをノーマリオン型で動作させるために設けた
ーであるので、この層１４をエツチング除去してゲート
電極６を高抵抗層１２に直接形成すれば、この電界効果
トランジスタをノーマリ−オフ型で動作させることが出
来る。
尚、第二不純物添加層１５のｎ＋−ＣａＡｓ層はソース
電極７とゲート電極６との間の抵抗及びドレイ三実施例
を説明するための断面図である。この実施例では第２図
（Ａ）で示した第二実施例の構造とほぼ同一であるが、
この第三実施例ではゲート電極６の下側を除き、ソース
電極７及びドレイン電極８の下側の、第一不純物添加層
１４であるＳ１ドープのｎ＋７Ａｌｏ、ａ Ｃａｏ、
Ａｓ層から第二不純物無添加層１３であるアンドープＡ
Ａ！、）、ＢＧａｏ、、、Ａｓ層の中途までに高不純物
添加層１６、この場合にはＳｔを高濃度にドープしてｎ
＋層を形成した構造となっている。
電極７とゲート電極６との間の抵抗及びドレイ三実施例
を説明するための断面図である。この実施例では第２図
（Ａ）で示した第二実施例の構造とほぼ同一であるが、
この第三実施例ではゲート電極６の下側を除き、ソース
電極７及びドレイン電極８の下側の、第一不純物添加層
１４であるＳ１ドープのｎ＋７Ａｌｏ、ａ Ｃａｏ、
Ａｓ層から第二不純物無添加層１３であるアンドープＡ
Ａ！、）、ＢＧａｏ、、、Ａｓ層の中途までに高不純物
添加層１６、この場合にはＳｔを高濃度にドープしてｎ
＋層を形成した構造となっている。
このように構成すれば、チャンネル層としての第二半導
体層１１に高濃度の８１イオンが注入されている為、電
子密度が大幅に増大し、ソース電極７とゲート電極６と
の間の抵抗及びドレイン電極１８とゲート電極６との間
の抵抗をそれぞれ減少し、より高い相互コンダクタンス
Ｉｍを得ることが出来る。その他の点については第二実
施例と実質的に同一となる。
体層１１に高濃度の８１イオンが注入されている為、電
子密度が大幅に増大し、ソース電極７とゲート電極６と
の間の抵抗及びドレイン電極１８とゲート電極６との間
の抵抗をそれぞれ減少し、より高い相互コンダクタンス
Ｉｍを得ることが出来る。その他の点については第二実
施例と実質的に同一となる。
尚、この発明は上述した実施例にのみ限定されＧａＡ、
ｓ系の電界効果トランジスタにつき説明したＡｌ（１，
８Ｃａｏ４ Ａｓ層を用いたが、その代りに不純物無添
加のＡｌｏ、７Ｇａ ｏ、ａ Ａｓ又はＡｌＮのような
絶縁膜を用いることも出来る。
ｓ系の電界効果トランジスタにつき説明したＡｌ（１，
８Ｃａｏ４ Ａｓ層を用いたが、その代りに不純物無添
加のＡｌｏ、７Ｇａ ｏ、ａ Ａｓ又はＡｌＮのような
絶縁膜を用いることも出来る。
又、第一不純物添加層１４として
ｎ”−Ａ１６．Ｂ ＧａＯ，？ Ａｓ層を用いる代わり
にＳ１ドープのＧａＡｓ層を用いてもよい。
にＳ１ドープのＧａＡｓ層を用いてもよい。
又、各層の厚さは、上述した値に限定されるものでなく
、目的に応じて別の値をそれぞれ設定することが出来る
。
、目的に応じて別の値をそれぞれ設定することが出来る
。
（発明の効果）
上述した説明から明らかなように、この発明の電界効果
トランジスタによれば、二次電子供給源である第一半導
体層、例えばｎ＋−Ａｌｇ、８Ｇａｏ、７Ａｓ層と、高
抵抗層、例えば、半絶縁性のアンドープＡｌｏ４Ｃａｏ
、７Ａｓ層との間に設けられた第二半導体層、例えば、
アンドープＧａＡｓ層が井戸型ボテンれる電子も加わわ
るので、蓄積可能な二次元電子の量が大幅に増大し、し
かも、高抵抗層の電位障壁が有効に作用して正のバイア
ス印加時に二次元電子ガスがゲート電極に流出すること
がないので、二次元電子ガスの蓄積量をさらに増大させ
ることが出来る利点がある。
トランジスタによれば、二次電子供給源である第一半導
体層、例えばｎ＋−Ａｌｇ、８Ｇａｏ、７Ａｓ層と、高
抵抗層、例えば、半絶縁性のアンドープＡｌｏ４Ｃａｏ
、７Ａｓ層との間に設けられた第二半導体層、例えば、
アンドープＧａＡｓ層が井戸型ボテンれる電子も加わわ
るので、蓄積可能な二次元電子の量が大幅に増大し、し
かも、高抵抗層の電位障壁が有効に作用して正のバイア
ス印加時に二次元電子ガスがゲート電極に流出すること
がないので、二次元電子ガスの蓄積量をさらに増大させ
ることが出来る利点がある。
これがため、この発明の電界効果トランジスタの構造に
よれば、チャンネル伝導度が増大し、より大きな相互コ
ンダクタンスｇｍを得ることが出来るので、二次元電子
ガスの移動度も従来のこの種の電界効果トランジスタの
場合よりも一層大となる。
よれば、チャンネル伝導度が増大し、より大きな相互コ
ンダクタンスｇｍを得ることが出来るので、二次元電子
ガスの移動度も従来のこの種の電界効果トランジスタの
場合よりも一層大となる。
従って、この発明はこのような高移動度の二次元電子ガ
スを利用した高速作動電界効果トランジスタの大規模集
積回路に利用することが出来る。
スを利用した高速作動電界効果トランジスタの大規模集
積回路に利用することが出来る。
第１図（Ａｌはこの発明の電界効果トランジスタのエネ
ルギーバンド構造を示す線図、 第８図はこの発明の電界効果トランジスタの第三実施例
を示す断面図、 第４図（Ａ）趙８１は従来の電界効果トランジスタの説
明に供する断面図及びエネルギーバンド構造を示す線図
である。 １・・・基板 ２・・・第一不純物無添加
４層３・・・第一半導体層 ５・・・二次元電子ガ
ス６・・・ゲート電極 ７・・・ソース電極８・
・・ドレイン電極 １１・・・第二半導体層（アンドープＧａＡｓ層）１２
・・・高抵抗層（絶縁層又は半絶縁層）１３・・・第二
不純物無垢ｐＯ層 ■４・・・第一不純物添加層 １５・・・第二不純物添加層 １６・・・高不純物添加層。 竹許出願人 工業技術院長用田裕部 四セ ロ 一シ 警鳴）へ＼ 一ノ −ノく メー＼ ロコ
ルギーバンド構造を示す線図、 第８図はこの発明の電界効果トランジスタの第三実施例
を示す断面図、 第４図（Ａ）趙８１は従来の電界効果トランジスタの説
明に供する断面図及びエネルギーバンド構造を示す線図
である。 １・・・基板 ２・・・第一不純物無添加
４層３・・・第一半導体層 ５・・・二次元電子ガ
ス６・・・ゲート電極 ７・・・ソース電極８・
・・ドレイン電極 １１・・・第二半導体層（アンドープＧａＡｓ層）１２
・・・高抵抗層（絶縁層又は半絶縁層）１３・・・第二
不純物無垢ｐＯ層 ■４・・・第一不純物添加層 １５・・・第二不純物添加層 １６・・・高不純物添加層。 竹許出願人 工業技術院長用田裕部 四セ ロ 一シ 警鳴）へ＼ 一ノ −ノく メー＼ ロコ
Claims (1)
- １、基板の上側に、ドナー型の不純物を添加した電子親
和が小さい第一半導体層、該第一半導体層上に設けた不
純物無添加の電子親和力の大きい第二半導体層及び該第
二半導体層上に設けた絶縁に近い高抵抗層を有し、該高
抵抗層の上側にソース電極、ドレイン電極及びゲート電
極を具え、前記第二導体層がポテンシャルの量子井戸と
なつて該量子井戸中の蓄積電子がチャンネル層を形成し
、該チャンネル層の厚さを、蓄積電子が該量子井戸内で
別々に分離することなく分布出来る程度の厚さとしたこ
とを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142409A JPS6123364A (ja) | 1984-07-11 | 1984-07-11 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142409A JPS6123364A (ja) | 1984-07-11 | 1984-07-11 | 電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6123364A true JPS6123364A (ja) | 1986-01-31 |
Family
ID=15314667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142409A Pending JPS6123364A (ja) | 1984-07-11 | 1984-07-11 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6123364A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01225173A (ja) * | 1988-03-04 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US5111256A (en) * | 1988-12-27 | 1992-05-05 | Nec Corporation | High speed semiconductor device and an optelectronic device |
| US5436468A (en) * | 1992-03-17 | 1995-07-25 | Fujitsu Limited | Ordered mixed crystal semiconductor superlattice device |
| US5436470A (en) * | 1991-01-14 | 1995-07-25 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| JP2004327780A (ja) * | 2003-04-25 | 2004-11-18 | Mitsubishi Electric Corp | 電界効果トランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726472A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
-
1984
- 1984-07-11 JP JP59142409A patent/JPS6123364A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726472A (en) * | 1980-07-24 | 1982-02-12 | Fujitsu Ltd | Semiconductor device |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6466972A (en) * | 1987-09-07 | 1989-03-13 | Fujitsu Ltd | Heterojunction fet |
| JPH01225173A (ja) * | 1988-03-04 | 1989-09-08 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| US5111256A (en) * | 1988-12-27 | 1992-05-05 | Nec Corporation | High speed semiconductor device and an optelectronic device |
| US5436470A (en) * | 1991-01-14 | 1995-07-25 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| US5508530A (en) * | 1991-01-14 | 1996-04-16 | Sumitomo Electric Industries, Ltd. | Field effect transistor |
| US5436468A (en) * | 1992-03-17 | 1995-07-25 | Fujitsu Limited | Ordered mixed crystal semiconductor superlattice device |
| JP2004327780A (ja) * | 2003-04-25 | 2004-11-18 | Mitsubishi Electric Corp | 電界効果トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0256363A1 (en) | AlGaAs/GaAs complementary IC structure | |
| JPH03775B2 (ja) | ||
| JP2728126B2 (ja) | 電界効果トランジスタ | |
| JPS5891682A (ja) | 半導体装置 | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPS6356710B2 (ja) | ||
| JPS61147577A (ja) | 相補型半導体装置 | |
| DE3854098T2 (de) | Feldeffekttransistor. | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPS60263471A (ja) | 半導体装置 | |
| JPS60263472A (ja) | 半導体装置 | |
| JPS60263473A (ja) | 電界効果トランジスタ | |
| JPH0329326A (ja) | 接合型電界効果型トランジスタ | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPS61160978A (ja) | 半導体装置 | |
| JPS60231366A (ja) | 電界効果トランジスタ | |
| JPH01125985A (ja) | 半導体装置 | |
| JPH03155169A (ja) | 半導体装置 | |
| JPS6390865A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01257372A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| JPH0485957A (ja) | 半導体装置及びその製造方法 | |
| JPS61237473A (ja) | 電界効果トランジスタ | |
| JPS58162070A (ja) | 電界効果トランジスタ | |
| JP3245657B2 (ja) | ヘテロ接合型電界効果トランジスタ |