JPH01185085A - 映像受信回路 - Google Patents
映像受信回路Info
- Publication number
- JPH01185085A JPH01185085A JP1137988A JP1137988A JPH01185085A JP H01185085 A JPH01185085 A JP H01185085A JP 1137988 A JP1137988 A JP 1137988A JP 1137988 A JP1137988 A JP 1137988A JP H01185085 A JPH01185085 A JP H01185085A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- signal
- video
- modulating signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 34
- 230000007257 malfunction Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100467517 Schizosaccharomyces pombe (strain 972 / ATCC 24843) raf2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は映像受信回路に関し、特に映像信号が正変調さ
れて伝送されるテレビジョン放送と、映像信号が負変調
されて伝送されるテレビジョン放送とを同時に受信し、
ＰＬＬ回路を用いて映像検波を行う映像受信回路に関す
る。
れて伝送されるテレビジョン放送と、映像信号が負変調
されて伝送されるテレビジョン放送とを同時に受信し、
ＰＬＬ回路を用いて映像検波を行う映像受信回路に関す
る。
映像信号を周波数及び振幅の一定した信号（以下映像信
号搬送波と記す）で振幅変調する方式としては、明るい
部分の振幅が大きくなる正変調方式と、暗い部分の振幅
が大きくなる負変調方式との三方式がある。振幅変調さ
れた映像信号（以下、変調映像信号と記す）から元の映
像信号を取り出すために、従来例として位相同期回路（
以下、ＰＬＬ回路という）を利用したものがある。すな
わち、ＰＬＬ回路を利用して変調映像信号から映像信号
搬送波を取り出し、この映像信号搬送波を使用して映像
検波を行う（以下、ＰＬＬ同期検波方式と記す）もので
ある。このＰＬＬ同期検波方式を使用した映像受信回路
を第３図に示す。ここで３はロック検波回路入力端子、
４はロック検波回路出力端子、５は低域フィルタ入力端
子、６は低域フィルタ出力端子であり、ＤはＰＬＬ回路
である。このうちＰＬＬ回路りは位相比較器、低域フィ
ルタ及び電圧制御発振回路（以下７００回路と記す）に
より構成されている。ＰＬＬ回路りにおいて、位相比較
器に信号が加えられていないときは、７００回路はある
一定の周波数（以下フリーラン周波数と記す）で発振し
ているが、ある周波数を持つ信号が位相比較器に入力さ
れると、位相比較器により入力信号の周波数及び位相と
７００回路の周波数及び位相が比較されて両信号間の周
波数差と位相差に対応する誤差信号が位相比較器より出
力される。この誤差信号は低域フィルタで平滑されてか
らＶＣＯ回路に加えられ、入力信号との周波数差と位相
差を少なくする方向にＶＣＯ回路を制御する。その結果
、もし入力信号の周波数とフリーラン周波数とが十分近
い場合には７００回路は最終的には入力信号と周波数が
等しく、しかも振幅の一定した信号を出力するようにな
る（以下これをＰＬＬ回路がロックすると記す）。ここ
で第３図において位相比較器への入力信号は、変調映像
信号を映像中間周波増幅器で増幅したものなので、ＰＬ
Ｌ回路がロックした場合の７００回路の出力信号は映像
信号搬送波と周波数が等しくしかも振幅の一定した信号
となる。但し一般にＰＬＬ回路がロックした状態では、
位相比較器への入力信号とＶＣＯ回路よりの出力信号と
では位相が一致しないので、７００回路の出力信号は位
相回路を通してから映像検波回路に加えられている。又
ＰＬＬ回路がロックできる位相比較器への入力信号の周
波数範囲（以下引き込み周波数範囲と記す）は低域フィ
ルタの特性によって決まるが、通常は映像検波出力信号
の歪みが小さいように引き込み周波数範囲は狭くなって
いる。
号搬送波と記す）で振幅変調する方式としては、明るい
部分の振幅が大きくなる正変調方式と、暗い部分の振幅
が大きくなる負変調方式との三方式がある。振幅変調さ
れた映像信号（以下、変調映像信号と記す）から元の映
像信号を取り出すために、従来例として位相同期回路（
以下、ＰＬＬ回路という）を利用したものがある。すな
わち、ＰＬＬ回路を利用して変調映像信号から映像信号
搬送波を取り出し、この映像信号搬送波を使用して映像
検波を行う（以下、ＰＬＬ同期検波方式と記す）もので
ある。このＰＬＬ同期検波方式を使用した映像受信回路
を第３図に示す。ここで３はロック検波回路入力端子、
４はロック検波回路出力端子、５は低域フィルタ入力端
子、６は低域フィルタ出力端子であり、ＤはＰＬＬ回路
である。このうちＰＬＬ回路りは位相比較器、低域フィ
ルタ及び電圧制御発振回路（以下７００回路と記す）に
より構成されている。ＰＬＬ回路りにおいて、位相比較
器に信号が加えられていないときは、７００回路はある
一定の周波数（以下フリーラン周波数と記す）で発振し
ているが、ある周波数を持つ信号が位相比較器に入力さ
れると、位相比較器により入力信号の周波数及び位相と
７００回路の周波数及び位相が比較されて両信号間の周
波数差と位相差に対応する誤差信号が位相比較器より出
力される。この誤差信号は低域フィルタで平滑されてか
らＶＣＯ回路に加えられ、入力信号との周波数差と位相
差を少なくする方向にＶＣＯ回路を制御する。その結果
、もし入力信号の周波数とフリーラン周波数とが十分近
い場合には７００回路は最終的には入力信号と周波数が
等しく、しかも振幅の一定した信号を出力するようにな
る（以下これをＰＬＬ回路がロックすると記す）。ここ
で第３図において位相比較器への入力信号は、変調映像
信号を映像中間周波増幅器で増幅したものなので、ＰＬ
Ｌ回路がロックした場合の７００回路の出力信号は映像
信号搬送波と周波数が等しくしかも振幅の一定した信号
となる。但し一般にＰＬＬ回路がロックした状態では、
位相比較器への入力信号とＶＣＯ回路よりの出力信号と
では位相が一致しないので、７００回路の出力信号は位
相回路を通してから映像検波回路に加えられている。又
ＰＬＬ回路がロックできる位相比較器への入力信号の周
波数範囲（以下引き込み周波数範囲と記す）は低域フィ
ルタの特性によって決まるが、通常は映像検波出力信号
の歪みが小さいように引き込み周波数範囲は狭くなって
いる。
しかしＰＬＬ回路のロックがはずれたときは引き込み周
波数範囲を広げてＰＬＬ回路が再びロックするようにし
なければならない為、低域フィルタを制御するのがロッ
ク検波回路であり、ＰＬＬ回路がロックしているかどう
かによって低域フィルタ特性を変化させて所定の引き込
み周波数範囲が得られるようにしている。
波数範囲を広げてＰＬＬ回路が再びロックするようにし
なければならない為、低域フィルタを制御するのがロッ
ク検波回路であり、ＰＬＬ回路がロックしているかどう
かによって低域フィルタ特性を変化させて所定の引き込
み周波数範囲が得られるようにしている。
従来のロック検波回路及び低域フィルタの一実施例を第
４図に示す。第４図において第３図の同一の番号及び記
号は同一の機能を示す。Ｑ３． Ｑ４＃Ｑｓ、 Ｑｓ、
Ｑｒはトランジスタであり、Ｑｓ、Ｑ４及びＱ ｓ
、 Ｑ ｅは各々特性の等しいトランジスタである。又
Ｒ１１Ｒ２，Ｒ３，Ｒ４，Ｒｓ、 Ｒａ、 Ｒｔ、 Ｒ
ｓは抵抗、Ｃ１ｐ Ｃ２Ｉ！ コンデンサ、Ｖ ｒ＊ｆ
２は定電圧源、■、は定電流源である。又Ｅはロック検
波回路、Ｃは低域フィルタである。
４図に示す。第４図において第３図の同一の番号及び記
号は同一の機能を示す。Ｑ３． Ｑ４＃Ｑｓ、 Ｑｓ、
Ｑｒはトランジスタであり、Ｑｓ、Ｑ４及びＱ ｓ
、 Ｑ ｅは各々特性の等しいトランジスタである。又
Ｒ１１Ｒ２，Ｒ３，Ｒ４，Ｒｓ、 Ｒａ、 Ｒｔ、 Ｒ
ｓは抵抗、Ｃ１ｐ Ｃ２Ｉ！ コンデンサ、Ｖ ｒ＊ｆ
２は定電圧源、■、は定電流源である。又Ｅはロック検
波回路、Ｃは低域フィルタである。
第４図においてトランジスタＱ４のベースには定電圧源
Ｖ ｒｍｆ２が接続されており、一方トランジスタＱ３
のベースにはロック検波回路入力端子３より入力される
映像増幅器の出力信号を抵抗Ｒ１とコンデンサＣ１とで
平滑した電圧（以下平均電位と記す）が加えられる。こ
こでトランジスタＱ。
Ｖ ｒｍｆ２が接続されており、一方トランジスタＱ３
のベースにはロック検波回路入力端子３より入力される
映像増幅器の出力信号を抵抗Ｒ１とコンデンサＣ１とで
平滑した電圧（以下平均電位と記す）が加えられる。こ
こでトランジスタＱ。
及びＱ４は差動増幅回路を構成しているため、トランジ
スタＱ３のベース電位がトランジスタＱ４のベース電位
よりも低いときにのみロック検波回路は動作し、トラン
ジスタＱ３．Ｑ４のベース電位の差に応じた電流がトラ
ンジスタＱ、及び抵抗Ｒ２を流れる。ここでトランジス
タＱｓ、Ｑｇ及び抵抗Ｒ２゜Ｒ１はカレントミラー回路
を構成しているため、トランジスタＱ５を流れる電流と
トランジスタＱ６を流れる電流とはある一定の比となる
。トランジスタＱ６に電流が流れると、抵抗Ｒ４の両端
に電圧が生じるため、トランジスタＱ７のベース電位が
上昇してトランジスタＱ、がＯＮする。一方トランジス
タＱ、のベース電位がトランジスタＱ４のベース電位よ
り高いときはトランジスタＱ４に電流が流れないためト
ランジスタＱ７はＯＦＦする。
スタＱ３のベース電位がトランジスタＱ４のベース電位
よりも低いときにのみロック検波回路は動作し、トラン
ジスタＱ３．Ｑ４のベース電位の差に応じた電流がトラ
ンジスタＱ、及び抵抗Ｒ２を流れる。ここでトランジス
タＱｓ、Ｑｇ及び抵抗Ｒ２゜Ｒ１はカレントミラー回路
を構成しているため、トランジスタＱ５を流れる電流と
トランジスタＱ６を流れる電流とはある一定の比となる
。トランジスタＱ６に電流が流れると、抵抗Ｒ４の両端
に電圧が生じるため、トランジスタＱ７のベース電位が
上昇してトランジスタＱ、がＯＮする。一方トランジス
タＱ、のベース電位がトランジスタＱ４のベース電位よ
り高いときはトランジスタＱ４に電流が流れないためト
ランジスタＱ７はＯＦＦする。
従ってロック検波回路Ｅの動作レベルは定電圧源Ｖ ｒ
＠ ｔ ２によって設定される。
＠ ｔ ２によって設定される。
ここで負変調方式の変調映像信号を映像検波した場合に
映像受信回路出力端子に出力される信号の波形図を第５
図に示す。第５図（Ａ）においてａは出力信号が無信号
の時の映像受信回路出力端子４のＤＣ電位、ｂはロック
検波回路の動作レベル、Ｃは平均電位、ｄは基準レベル
（以下ペデスタルレベルと記す）であり、同図（Ｂ）、
（Ｃ）においても同様である。ここで、変調映像信号
の変調度が変化した時には映像増幅器の出力信号はペデ
スタルレベルを中心に振幅が変化し、第５図（Ｂ）、
（Ｃ）に示す様に平均電位Ｃも変化するが、ロック検波
回路の動作レベルｂよりも低い値となるように設定され
ている。
映像受信回路出力端子に出力される信号の波形図を第５
図に示す。第５図（Ａ）においてａは出力信号が無信号
の時の映像受信回路出力端子４のＤＣ電位、ｂはロック
検波回路の動作レベル、Ｃは平均電位、ｄは基準レベル
（以下ペデスタルレベルと記す）であり、同図（Ｂ）、
（Ｃ）においても同様である。ここで、変調映像信号
の変調度が変化した時には映像増幅器の出力信号はペデ
スタルレベルを中心に振幅が変化し、第５図（Ｂ）、
（Ｃ）に示す様に平均電位Ｃも変化するが、ロック検波
回路の動作レベルｂよりも低い値となるように設定され
ている。
又正変調方式の変調映像信号を映像検波した場合の映像
増幅器の出力信号の波形図を第６図（Ａ）〜（Ｃ）に示
す。前記の図中において第５図と同じ記号は同一の機能
を示すものであるが、映像受信回路の出力の波形は第５
図（Ａ）〜（Ｃ）のものとは反転した波形となる。
増幅器の出力信号の波形図を第６図（Ａ）〜（Ｃ）に示
す。前記の図中において第５図と同じ記号は同一の機能
を示すものであるが、映像受信回路の出力の波形は第５
図（Ａ）〜（Ｃ）のものとは反転した波形となる。
このような、正変調方式の変調映像信号を受信した場合
、変調度によっては平均電位Ｃがロック検波回路動作レ
ベルｂよりも高くなってしまう。
、変調度によっては平均電位Ｃがロック検波回路動作レ
ベルｂよりも高くなってしまう。
従って第４図のロック検波回路Ｅにおいて、負変調信号
受信時に最適に設定したＶ ｒｓｆ！だと正変調信号受
信時にはトランジスタＱ、のベース電位がトランジスタ
Ｑ４のベース電位より高くなってトランジスタＱ７がＯ
ＦＦし、ＰＬＬ回路の引き込み周波数範囲が広くなって
映像受信回路が歪んでしまう欠点がある。
受信時に最適に設定したＶ ｒｓｆ！だと正変調信号受
信時にはトランジスタＱ、のベース電位がトランジスタ
Ｑ４のベース電位より高くなってトランジスタＱ７がＯ
ＦＦし、ＰＬＬ回路の引き込み周波数範囲が広くなって
映像受信回路が歪んでしまう欠点がある。
本発明の映像受信回路は、ロック検波回路の動作レベル
を設定するロック検波回路動作レベル設定回路を有する
ことによって負変調映像信号と正変調映像信号を同時に
受信した時にどちらの場合においても最適なロック検波
回路の動作レベルを得ることが出来る。
を設定するロック検波回路動作レベル設定回路を有する
ことによって負変調映像信号と正変調映像信号を同時に
受信した時にどちらの場合においても最適なロック検波
回路の動作レベルを得ることが出来る。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
第３図に対し、ロック検波回路動作レベル設定回路Ａが
設けられている。第２図に具体的な構成を示す。第２図
において、切換回路Ｆからの外部電圧源ＶＥＸＴが定電
圧源Ｖ ｒ ＠ ｆ ｌよりも高い値の時にはトランジ
スタＱ１゜がオンしてＲ１６を短絡するのでトランジス
タＱ、のベース電位は抵抗Ｒ１４とＲ１５の分割で決ま
る電圧でバイアスされる。この時抵抗Ｒｅ、 Ｒ，Ｏ，
Ｒ１１，Ｒ１２、および各都電圧Ｖ、、Ｔによって決ま
るトランジスタＱ８のベース電位がトランジスタＱ、の
ベース電位よりも高くなるように設定しておけば、ＡＧ
Ｃ回路回路の制御電圧及びロック検波回路Ｂへの制御電
圧はｖ、！ｘＴのみで設定出来る。また外部電源ｖ８ｘ
Ｔが定電圧源Ｖ ｒ ＠ ｆ １よりも低い値となるよ
うにＧＮＤに接地した時にはトランジスタＱ１゜がオフ
するのでＱ、のベース電位はＲ１４、ＲＨとＲ１６の分
割で決まる電圧でバイアスされる。この時Ｒｅ ｒ Ｒ
１ｏ ｒ Ｒ１、＊ Ｒｌ ２及びＶＢＸ？によって決
まるＱ、のベース電位がＱ、の ｌベース電位よりも低
くなるように設定しておけばＱ８がＯＦＦしてＱ９がＯ
ＮするのでＡＧＣ回路回路の制御電圧及びロック検波回
路Ｂへの制御電圧は各々固定バイアスを得る事が出来る
。
設けられている。第２図に具体的な構成を示す。第２図
において、切換回路Ｆからの外部電圧源ＶＥＸＴが定電
圧源Ｖ ｒ ＠ ｆ ｌよりも高い値の時にはトランジ
スタＱ１゜がオンしてＲ１６を短絡するのでトランジス
タＱ、のベース電位は抵抗Ｒ１４とＲ１５の分割で決ま
る電圧でバイアスされる。この時抵抗Ｒｅ、 Ｒ，Ｏ，
Ｒ１１，Ｒ１２、および各都電圧Ｖ、、Ｔによって決ま
るトランジスタＱ８のベース電位がトランジスタＱ、の
ベース電位よりも高くなるように設定しておけば、ＡＧ
Ｃ回路回路の制御電圧及びロック検波回路Ｂへの制御電
圧はｖ、！ｘＴのみで設定出来る。また外部電源ｖ８ｘ
Ｔが定電圧源Ｖ ｒ ＠ ｆ １よりも低い値となるよ
うにＧＮＤに接地した時にはトランジスタＱ１゜がオフ
するのでＱ、のベース電位はＲ１４、ＲＨとＲ１６の分
割で決まる電圧でバイアスされる。この時Ｒｅ ｒ Ｒ
１ｏ ｒ Ｒ１、＊ Ｒｌ ２及びＶＢＸ？によって決
まるＱ、のベース電位がＱ、の ｌベース電位よりも低
くなるように設定しておけばＱ８がＯＦＦしてＱ９がＯ
ＮするのでＡＧＣ回路回路の制御電圧及びロック検波回
路Ｂへの制御電圧は各々固定バイアスを得る事が出来る
。
ここで外部電源ＶＥＸＴがＧＮＤへ接地の時には負変調
信号受信時として外部電源Ｖ ！ＸＴが定電圧源Ｖ ｒ
ａ ｔ ＋よりも高い時に正変調信号を受信すること
にすれば従来例にて示した欠点である変調信号の変調度
が変化した場合にロック検波回路Ｂが誤動作してＰＬＬ
回路りの引き込み周波数範囲が変化するということはな
くなり安定な動作を得ることが出来る。さらに本実施例
によれば回路のＩＣ化時においても従来の回路にわずか
の素子を追加するだけで実現出来ると共に端子数を増や
すことなく出来るため大きなメリットとなる。
信号受信時として外部電源Ｖ ！ＸＴが定電圧源Ｖ ｒ
ａ ｔ ＋よりも高い時に正変調信号を受信すること
にすれば従来例にて示した欠点である変調信号の変調度
が変化した場合にロック検波回路Ｂが誤動作してＰＬＬ
回路りの引き込み周波数範囲が変化するということはな
くなり安定な動作を得ることが出来る。さらに本実施例
によれば回路のＩＣ化時においても従来の回路にわずか
の素子を追加するだけで実現出来ると共に端子数を増や
すことなく出来るため大きなメリットとなる。
以上のとおり、本発明は負変調信号および正変調信号の
両方に対し安定した復調を行い得る。
両方に対し安定した復調を行い得る。
第１図は本発明の一実施例のブロック図、第２図はその
具体的な部分回路図、第３図および第４図までは従来例
図、第５図（Ａ）〜（Ｃ）、第６図（Ａ）〜（Ｃ）は従
来例信号波形図である。 ｌ・・・・・・映像受信回路入力端子、２・・・・・・
映像受信回路出力端子、３・・・・・・ロック検波回路
入力端子、４・・・・・・ロック検波回路出力端子、５
・・・・・・低域フィルタ入力端子、６・・・・・・低
域フィルタ出力端子、７・・・・・・ロック検波回路動
作レベル設定回路出力端子、ａ・・・・・・無信号時の
映像受信回路出力端子のＤＣ電位、ｂ・・・・・・ロッ
ク検波回路の動作レベル、Ｃ・・・・・・平均電位、ｄ
・・・・・・ペデスタルレベル、Ａ・・・・・・ロック
検波回路動作レベル設定回路、Ｂ。 Ｅ・・・・・・ロック検波回路、Ｃ・・・・・・低域フ
ィルタ、Ｄ・・・・・・ＰＬＬ回路、Ｖ ｒ＊ｆｌ ｒ
Ｖ ｒａｆ２・・・・・・定電圧源、ＶＥＸ？・・・
・・・外部電圧源、Ｑ１〜ＱＩＯ・・・・・・トランジ
スタ％Ｒ１〜Ｒ＋８・・・・・・抵抗％ Ｃ１，Ｃ２・
・・・・・コンデンサ、■、・・・・・・定電流源。 代理人 弁理士 内 原 晋 ＞ ′″Ｊ ≧叱 （ζ （Ａ ） （” ）（Ｂ） （
変二町度１０ズの時） （Ｂ）（度９
町度Ｉθ°！シ綺）第５ 図 牛６図
具体的な部分回路図、第３図および第４図までは従来例
図、第５図（Ａ）〜（Ｃ）、第６図（Ａ）〜（Ｃ）は従
来例信号波形図である。 ｌ・・・・・・映像受信回路入力端子、２・・・・・・
映像受信回路出力端子、３・・・・・・ロック検波回路
入力端子、４・・・・・・ロック検波回路出力端子、５
・・・・・・低域フィルタ入力端子、６・・・・・・低
域フィルタ出力端子、７・・・・・・ロック検波回路動
作レベル設定回路出力端子、ａ・・・・・・無信号時の
映像受信回路出力端子のＤＣ電位、ｂ・・・・・・ロッ
ク検波回路の動作レベル、Ｃ・・・・・・平均電位、ｄ
・・・・・・ペデスタルレベル、Ａ・・・・・・ロック
検波回路動作レベル設定回路、Ｂ。 Ｅ・・・・・・ロック検波回路、Ｃ・・・・・・低域フ
ィルタ、Ｄ・・・・・・ＰＬＬ回路、Ｖ ｒ＊ｆｌ ｒ
Ｖ ｒａｆ２・・・・・・定電圧源、ＶＥＸ？・・・
・・・外部電圧源、Ｑ１〜ＱＩＯ・・・・・・トランジ
スタ％Ｒ１〜Ｒ＋８・・・・・・抵抗％ Ｃ１，Ｃ２・
・・・・・コンデンサ、■、・・・・・・定電流源。 代理人 弁理士 内 原 晋 ＞ ′″Ｊ ≧叱 （ζ （Ａ ） （” ）（Ｂ） （
変二町度１０ズの時） （Ｂ）（度９
町度Ｉθ°！シ綺）第５ 図 牛６図
Claims (1)
- 位相同期回路を使用して負変調映像信号と正変調映像信
号を同時に受信して映像検波を行う映像受信回路におい
て、前記位相同期回路を制御するロック検波回路の動作
レベルを設定するロック検波回路動作レベル設定回路を
有することを特徴とする映像受信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137988A JP2693775B2 (ja) | 1988-01-19 | 1988-01-19 | 映像受信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1137988A JP2693775B2 (ja) | 1988-01-19 | 1988-01-19 | 映像受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01185085A true JPH01185085A (ja) | 1989-07-24 |
| JP2693775B2 JP2693775B2 (ja) | 1997-12-24 |
Family
ID=11776378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1137988A Expired - Lifetime JP2693775B2 (ja) | 1988-01-19 | 1988-01-19 | 映像受信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2693775B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364280A (ja) * | 1989-08-02 | 1991-03-19 | Victor Co Of Japan Ltd | 映像中間周波信号検波回路 |
| CN110593662A (zh) * | 2018-06-13 | 2019-12-20 | 一德金属工业股份有限公司 | 模块化的电动锁闩控制设备 |
-
1988
- 1988-01-19 JP JP1137988A patent/JP2693775B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0364280A (ja) * | 1989-08-02 | 1991-03-19 | Victor Co Of Japan Ltd | 映像中間周波信号検波回路 |
| CN110593662A (zh) * | 2018-06-13 | 2019-12-20 | 一德金属工业股份有限公司 | 模块化的电动锁闩控制设备 |
| CN110593662B (zh) * | 2018-06-13 | 2020-12-01 | 一德金属工业股份有限公司 | 模块化的电动锁闩控制设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2693775B2 (ja) | 1997-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6069524A (en) | FPLL with third multiplier in an analog input signal | |
| US4443769A (en) | Frequency search system for a phase locked loop | |
| US4940951A (en) | Phase lock recovery apparatus for phase locked loop circuit | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JPH01185085A (ja) | 映像受信回路 | |
| US4928068A (en) | FM demodulator | |
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| GB2202700A (en) | A phase-locked loop fm detection system | |
| US4511915A (en) | Color television encoding circuit | |
| KR100261805B1 (ko) | 원하는위상에주파수및위상로킹회로를로킹시키기위한회로 | |
| US6593974B1 (en) | Circuit arrangement for demodulating an intermediate-frequency video signal | |
| JP3948116B2 (ja) | 直流リカバリ回路 | |
| JPH02211736A (ja) | クロック同期回路 | |
| JPH0654849B2 (ja) | Ｐｌｌ同期検波回路 | |
| JPH0756544Y2 (ja) | ビデオ同期検波回路 | |
| JPS6029257Y2 (ja) | 水平ａｆｃ回路 | |
| JP2727749B2 (ja) | ローパスフィルタ切替回路 | |
| JPH02260919A (ja) | Ｐｌｌ同期検出装置 | |
| JP3432999B2 (ja) | 色同期回路 | |
| JPH01144707A (ja) | 周波数復調器 | |
| JPH0364280A (ja) | 映像中間周波信号検波回路 | |
| JPS592435B2 (ja) | 色復調装置 | |
| JPS6153911B2 (ja) | ||
| JPH02104176A (ja) | 映像中間周波数自動位相制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |