JPH02104176A - 映像中間周波数自動位相制御回路 - Google Patents
映像中間周波数自動位相制御回路Info
- Publication number
- JPH02104176A JPH02104176A JP63257553A JP25755388A JPH02104176A JP H02104176 A JPH02104176 A JP H02104176A JP 63257553 A JP63257553 A JP 63257553A JP 25755388 A JP25755388 A JP 25755388A JP H02104176 A JPH02104176 A JP H02104176A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- signal
- transistor
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、水平同期信号により、位相弁別感度が切替わ
る映像中間周波数（以下、ＶＩＦと記す）自動位相制御
回路に関するものである。
る映像中間周波数（以下、ＶＩＦと記す）自動位相制御
回路に関するものである。
従来の技術
従来、ＶＩＦ自動位相制御回路は、第２図に示すような
構成であった。第２図において、１は電源端子、２，３
は発皺信号入力端子、４，５はＶＩＦ入力端子、６はＡ
ＰＣ出力端子、８，９はそれぞれ電流ミラー回路を構成
するＰＮＰ トランジスタ、１０，１１．１２．１３．
１４．１５は、それぞれ掛算回路を構成するＮＰＮトラ
ンジスタ、１６．１７，１８．１９はそれぞれ電流ミラ
ー回路を構成するＮＰＮ トランジスタ、２０．２１゜
２２．２３．２４．２８は抵抗、２５は基準バイアス源
、２７．２９はコンデンサ、２６は前記抵抗２８とコン
デンサ２７．２９で構成されるフィルター、３０は映像
検波信号入力端子、３１はローパスフィルター、３２は
ＤＣ電圧比較回路である。第３図は映像検波信号を示す
波形図である。
構成であった。第２図において、１は電源端子、２，３
は発皺信号入力端子、４，５はＶＩＦ入力端子、６はＡ
ＰＣ出力端子、８，９はそれぞれ電流ミラー回路を構成
するＰＮＰ トランジスタ、１０，１１．１２．１３．
１４．１５は、それぞれ掛算回路を構成するＮＰＮトラ
ンジスタ、１６．１７，１８．１９はそれぞれ電流ミラ
ー回路を構成するＮＰＮ トランジスタ、２０．２１゜
２２．２３．２４．２８は抵抗、２５は基準バイアス源
、２７．２９はコンデンサ、２６は前記抵抗２８とコン
デンサ２７．２９で構成されるフィルター、３０は映像
検波信号入力端子、３１はローパスフィルター、３２は
ＤＣ電圧比較回路である。第３図は映像検波信号を示す
波形図である。
以下、これらの図面を参照して回路動作を説明する。
ＶＩＰ入力信号と発振信号が同期していないとき、（以
下、このような状態を非同期状態と呼ぶ）映像検波信号
入力端子３０には第３図（ａ）のように示すｖｌの波形
が印加される。この信号Ｖ１は、ローパスフィルター３
１によって高域成分が除去される。ＶＩＦ入力信号が無
人力状態のときのＤＣバイアスをＶ＾とすると、入力波
形Ｖ１がＤＳバイアスＶ＾をセンターにして上下に撮れ
ていたとき、ローパスフィルター３１の出力電圧はＤＳ
バイアスＶＶａほぼ一致する。このときＤＣ電圧比較回
路３２の基準ＤＣ電圧をＶａとすると基準ＤＣ電圧ｖＢ
は、第３図（ａ）に示すように回路のばらつきを考える
とＤＣバイアスＶＡより少し低めに設定してお（。ＤＣ
電圧比較回路３２の出力は、基準ＤＣ電圧Ｖｅに対して
入力電圧が高いときには、ローの電圧、基準ＤＣ電圧Ｖ
Ｂに対して入力電圧が低いときには、ハイの電圧となる
とすると前記非同期状態では出力電圧はローの電圧とな
る。トランジスタ１６．１９は差動増幅回路を構成して
おり、トランジスタ１９のベース電圧がトランジスタ１
６のベース電圧より高いとき、抵抗２０に流れる電流は
、トランジスタ１９のエミッタを流れ、トランジスタ１
９のベース電圧がトランジスタ１６のベース電圧より低
いとき、抵抗２ｏを流れる電流は、トランジスタ１６の
エミッタを流れる。トランジスタ１６のベース電圧は電
源端子１と抵抗２２．２３とトランジスタ１８から決ま
る。またトランジスタ１６．１７のエミッタ電流は抵抗
２１．２２の比によって決定される。ＤＣ電圧比較回路
３２の出力のローレベル電圧がトランジスタ１６のベー
ス電圧より低く設定してお（と前記非同期状態において
は、トランジスタ１９は遮断状態になり、トランジスタ
１６は能動状態になり、トランジスタ１４．１５のエミ
ッタを流れる電流はトランジスタ１６．１７を流れる電
流の和となる。
下、このような状態を非同期状態と呼ぶ）映像検波信号
入力端子３０には第３図（ａ）のように示すｖｌの波形
が印加される。この信号Ｖ１は、ローパスフィルター３
１によって高域成分が除去される。ＶＩＦ入力信号が無
人力状態のときのＤＣバイアスをＶ＾とすると、入力波
形Ｖ１がＤＳバイアスＶ＾をセンターにして上下に撮れ
ていたとき、ローパスフィルター３１の出力電圧はＤＳ
バイアスＶＶａほぼ一致する。このときＤＣ電圧比較回
路３２の基準ＤＣ電圧をＶａとすると基準ＤＣ電圧ｖＢ
は、第３図（ａ）に示すように回路のばらつきを考える
とＤＣバイアスＶＡより少し低めに設定してお（。ＤＣ
電圧比較回路３２の出力は、基準ＤＣ電圧Ｖｅに対して
入力電圧が高いときには、ローの電圧、基準ＤＣ電圧Ｖ
Ｂに対して入力電圧が低いときには、ハイの電圧となる
とすると前記非同期状態では出力電圧はローの電圧とな
る。トランジスタ１６．１９は差動増幅回路を構成して
おり、トランジスタ１９のベース電圧がトランジスタ１
６のベース電圧より高いとき、抵抗２０に流れる電流は
、トランジスタ１９のエミッタを流れ、トランジスタ１
９のベース電圧がトランジスタ１６のベース電圧より低
いとき、抵抗２ｏを流れる電流は、トランジスタ１６の
エミッタを流れる。トランジスタ１６のベース電圧は電
源端子１と抵抗２２．２３とトランジスタ１８から決ま
る。またトランジスタ１６．１７のエミッタ電流は抵抗
２１．２２の比によって決定される。ＤＣ電圧比較回路
３２の出力のローレベル電圧がトランジスタ１６のベー
ス電圧より低く設定してお（と前記非同期状態において
は、トランジスタ１９は遮断状態になり、トランジスタ
１６は能動状態になり、トランジスタ１４．１５のエミ
ッタを流れる電流はトランジスタ１６．１７を流れる電
流の和となる。
一方、同期状態すなわち映像信号入力端子３０に第３図
（ｂ）に示すＶ２の波形が印加されるとする。この信号
ｖ２は、ローパスフィルター３１によりＤＳバイアスＶ
３として出力される。このＤＳバイアスＶ３は、基準Ｄ
Ｃ電圧ｖＢに対して低い状態にあり、ＤＣ電圧比較回路
３２の出力はハイの電圧となり、トランジスタ１６は遮
断状態となりトランジスタ１９は能動状態となり、トラ
ンジスタ１４．１５のエミッタにはトランジスタ１７の
コレクタ電流が流れることになる。
（ｂ）に示すＶ２の波形が印加されるとする。この信号
ｖ２は、ローパスフィルター３１によりＤＳバイアスＶ
３として出力される。このＤＳバイアスＶ３は、基準Ｄ
Ｃ電圧ｖＢに対して低い状態にあり、ＤＣ電圧比較回路
３２の出力はハイの電圧となり、トランジスタ１６は遮
断状態となりトランジスタ１９は能動状態となり、トラ
ンジスタ１４．１５のエミッタにはトランジスタ１７の
コレクタ電流が流れることになる。
ＶＩＦ入力端子４，５にはＶ［Ｆ信号が印加され、それ
ぞれトランジスタ１４．１５のベースに加わる。発振信
号入力端子２，３には発振信号が印加され、トランジス
タ１０．１３およびトランジスタ１１．１２に加えられ
る。ここで、ＶＩＦ’入力端子４，５、およびトランジ
スタ１０．１３とトランジスタ１１．１２のベースに加
えられる信号は、それぞれ互いに逆相である。トランジ
スタ１０，１１．１２．１３，１４．１５はそれぞれ掛
算回路を構成しているため、それぞれの入力波形に応じ
た掛算が行われトランジスタ１０゜１１．１２．１３の
コレクタ電流として得られ、トランジスタ１０．１２の
コレクタ電流の和はトランジスタ８．９によって電流ミ
ラーされ、トランジスタ１１．１３のコレクタ電流の和
との差の電流が出力され基準バイアス２５に接続された
抵抗２４によって電圧に変換され、抵抗２８とコンデン
サ２７．２９によって構成されるフィルター２６により
高域成分が除去されＤＣ電圧がＡＰＣ出力端子から出力
される。
ぞれトランジスタ１４．１５のベースに加わる。発振信
号入力端子２，３には発振信号が印加され、トランジス
タ１０．１３およびトランジスタ１１．１２に加えられ
る。ここで、ＶＩＦ’入力端子４，５、およびトランジ
スタ１０．１３とトランジスタ１１．１２のベースに加
えられる信号は、それぞれ互いに逆相である。トランジ
スタ１０，１１．１２．１３，１４．１５はそれぞれ掛
算回路を構成しているため、それぞれの入力波形に応じ
た掛算が行われトランジスタ１０゜１１．１２．１３の
コレクタ電流として得られ、トランジスタ１０．１２の
コレクタ電流の和はトランジスタ８．９によって電流ミ
ラーされ、トランジスタ１１．１３のコレクタ電流の和
との差の電流が出力され基準バイアス２５に接続された
抵抗２４によって電圧に変換され、抵抗２８とコンデン
サ２７．２９によって構成されるフィルター２６により
高域成分が除去されＤＣ電圧がＡＰＣ出力端子から出力
される。
このように、同期、非同期状態によりトランジスタ１４
．１５のエミッタを流れる電流を切替えることにより位
相弁別感度が切替わる。非同期時には掛算回路を流れる
電流が増え、利得が大きくなり゛プルインレンジが広（
なるので同期しやすくなる。また逆に同期時には掛算回
路を流れる電流が減り、利得が小さくなり、妨害信号除
去特性が良くなり良質の検波出力を得ることができる。
．１５のエミッタを流れる電流を切替えることにより位
相弁別感度が切替わる。非同期時には掛算回路を流れる
電流が増え、利得が大きくなり゛プルインレンジが広（
なるので同期しやすくなる。また逆に同期時には掛算回
路を流れる電流が減り、利得が小さくなり、妨害信号除
去特性が良くなり良質の検波出力を得ることができる。
発明が解決しようとする課題
このような従来の構成では、第３図（Ｃ）に示すような
映像信号の波形が映像検波信号入力端子３０に印加され
た場合、ローパスフィルタ３１の出力電圧は、ＤＣバイ
アスｖ５として出力される。このときＤＣ電圧比較回路
３２において、基準ＤＣ電圧Ｖ、よりＤＣバイアスｖ５
の方が高くなるので、ＤＣ電圧比較回路３２の出力電圧
は同期しているにも関わらず、ローの電圧となり、位相
弁別感度が正常に切替わらず安定した映像出力を得られ
ないという不都合を生じた。
映像信号の波形が映像検波信号入力端子３０に印加され
た場合、ローパスフィルタ３１の出力電圧は、ＤＣバイ
アスｖ５として出力される。このときＤＣ電圧比較回路
３２において、基準ＤＣ電圧Ｖ、よりＤＣバイアスｖ５
の方が高くなるので、ＤＣ電圧比較回路３２の出力電圧
は同期しているにも関わらず、ローの電圧となり、位相
弁別感度が正常に切替わらず安定した映像出力を得られ
ないという不都合を生じた。
本発明は、このような問題を解決するもので、映像検波
信号の波形に関わらず、水平同期検出回路が同期、非同
期を正しく検出し、位相弁別感度を切替え、安定した映
像出力を得ることを目的とするものである。
信号の波形に関わらず、水平同期検出回路が同期、非同
期を正しく検出し、位相弁別感度を切替え、安定した映
像出力を得ることを目的とするものである。
課題を解決するための手段
この問題を解決するために、本発明は、水平同期検出回
路を備え、前記水平同期検出回路の出力信号により、位
相弁別感度を切替えるＶＩＰ自動位相制御回路を提供し
たものである。
路を備え、前記水平同期検出回路の出力信号により、位
相弁別感度を切替えるＶＩＰ自動位相制御回路を提供し
たものである。
作用
この構成により、ＶＩＦ回路が同期状態での映像検波信
号の波形に関わらず、正しく位相弁別感度が切替わり、
安定した映像出力が行なえる。
号の波形に関わらず、正しく位相弁別感度が切替わり、
安定した映像出力が行なえる。
実施例
第１図は本発明の一実施例によるＶＩＰ自動位相制御回
路を示す回路図である。第１図において第３図と同一機
能をもつ部分には第３図と同一番号を付して、説明を省
略する。第１図において、７は水平同期検出回路であり
、水平回路はＶＩＰ回路が同期状態でないときは必らず
水平同期信号とフライバックパルスは同期しておらず、
ＶＩＦ回路が同期状態のときは必らず水平回路の水平同
期信号とフライバックパルスは同期しているものとする
。
路を示す回路図である。第１図において第３図と同一機
能をもつ部分には第３図と同一番号を付して、説明を省
略する。第１図において、７は水平同期検出回路であり
、水平回路はＶＩＰ回路が同期状態でないときは必らず
水平同期信号とフライバックパルスは同期しておらず、
ＶＩＦ回路が同期状態のときは必らず水平回路の水平同
期信号とフライバックパルスは同期しているものとする
。
、以下、この図を参照して回路動作を説明する。
第１図において、水平同期検出回路７は水平同期信号と
フライバックパルスもしくは水平出力パルスの論理回路
からなり、同期状態、非同期状態の結果として出力信号
を出力する。
フライバックパルスもしくは水平出力パルスの論理回路
からなり、同期状態、非同期状態の結果として出力信号
を出力する。
非同期状態のとき水平同期検出回路７の出力信号をロー
電圧としトランジスタ１６のベース電圧より低く設定し
、また同期状態のとき水平同期検出回路７の出力信号を
ハイ電圧としトランジスタ１６のベース電圧より高（設
定する。ここで映像検出信号として第３図（ａ）に示す
ような非同期状態の波形ｖｌが出力されたとき、水平同
期検出回路７の出力信号はロー電圧となりトランジスタ
１９は遮断状態になりトランジスタ１６は能動状態にな
り、トランジスタ１４．１５のエミッタを流れる電流は
トランジスタ１６．１７を流れる電流の和となる。一方
、映像検波信号として第３図（ｂ）。
電圧としトランジスタ１６のベース電圧より低く設定し
、また同期状態のとき水平同期検出回路７の出力信号を
ハイ電圧としトランジスタ１６のベース電圧より高（設
定する。ここで映像検出信号として第３図（ａ）に示す
ような非同期状態の波形ｖｌが出力されたとき、水平同
期検出回路７の出力信号はロー電圧となりトランジスタ
１９は遮断状態になりトランジスタ１６は能動状態にな
り、トランジスタ１４．１５のエミッタを流れる電流は
トランジスタ１６．１７を流れる電流の和となる。一方
、映像検波信号として第３図（ｂ）。
（Ｃ）に示すようなＶ２）ｖ、の波形が出力されていた
場合、水平同期検出回路７の出力はハイの電圧になり、
トランジスタ１６は遮断状態になり、トランジスタ１９
は能動状態となりトランジスタ１４．１５のエミッタに
はトランジスタ１７のコレクタ回路が流れる。ゆえにＶ
ＩＦ入力信号と発信信号の同期、非同期状態に応じて映
像検波信号の波形に関わらず位相弁別感度が正しく切替
わり、安定した映像出力を得ることになる。
場合、水平同期検出回路７の出力はハイの電圧になり、
トランジスタ１６は遮断状態になり、トランジスタ１９
は能動状態となりトランジスタ１４．１５のエミッタに
はトランジスタ１７のコレクタ回路が流れる。ゆえにＶ
ＩＦ入力信号と発信信号の同期、非同期状態に応じて映
像検波信号の波形に関わらず位相弁別感度が正しく切替
わり、安定した映像出力を得ることになる。
発明の効果
以上のように、本発明によれば水平同期検出回路７は水
平同期信号とフライバックパルスもしくは水平出力パル
ス論理回路からなるために水平同期検出回路７は、映像
検波信号の波形に関わらず、同期、非同期を正しく検出
し、位相弁別感度が切替わり安定した映像出力が得られ
るという効果が得られる。
平同期信号とフライバックパルスもしくは水平出力パル
ス論理回路からなるために水平同期検出回路７は、映像
検波信号の波形に関わらず、同期、非同期を正しく検出
し、位相弁別感度が切替わり安定した映像出力が得られ
るという効果が得られる。
第１図は本発明の一実施例によるＶＩＦ自動位相制御回
路を示す回路図、第２図は従来の構成によるＶＩＦ自動
位相制御回路を示す回路図、第３図は映像検波信号を示
す波形図である。 １・・・・・・電源端子、２，３・・・・・・発娠信号
入力端子、４，５・・・・・・ＶＩＦ入力端子、６・・
・・・・ＡＰＣ出力端子、７・・・・・・水平同期検出
回路、８．９・・・・・・ＰＮＰトランジスタ、１０．
１１．１２，１３゜１４．１５．１６，１７．１８．１
９・・・・・・ＮＰＮトランジスタ、２０，２１．２２
．２３．２４゜２８・・・・・・抵抗、２５・・・・・
・基準バイアス源、２６・・・・・・フィルター、２７
．２９・・・・・・コンデンサ、３０・・・・・・映像
検波信号入力端子、３１・・・・・・ローパスフィルタ
ー、３２・・・・・・ＤＣ電圧比較回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第２図
路を示す回路図、第２図は従来の構成によるＶＩＦ自動
位相制御回路を示す回路図、第３図は映像検波信号を示
す波形図である。 １・・・・・・電源端子、２，３・・・・・・発娠信号
入力端子、４，５・・・・・・ＶＩＦ入力端子、６・・
・・・・ＡＰＣ出力端子、７・・・・・・水平同期検出
回路、８．９・・・・・・ＰＮＰトランジスタ、１０．
１１．１２，１３゜１４．１５．１６，１７．１８．１
９・・・・・・ＮＰＮトランジスタ、２０，２１．２２
．２３．２４゜２８・・・・・・抵抗、２５・・・・・
・基準バイアス源、２６・・・・・・フィルター、２７
．２９・・・・・・コンデンサ、３０・・・・・・映像
検波信号入力端子、３１・・・・・・ローパスフィルタ
ー、３２・・・・・・ＤＣ電圧比較回路。 代理人の氏名 弁理士 粟野重孝 ほか１名第１図 第２図
Claims (1)
- 水平同期信号とフライバックパルス信号と水平出力パル
ス信号を用いた論理回路からなる水平同期検出回路を具
備し、前記水平同期検出回路の出力信号により位相弁別
感度を切替える映像中間周波数自動位相制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257553A JPH02104176A (ja) | 1988-10-13 | 1988-10-13 | 映像中間周波数自動位相制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63257553A JPH02104176A (ja) | 1988-10-13 | 1988-10-13 | 映像中間周波数自動位相制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02104176A true JPH02104176A (ja) | 1990-04-17 |
Family
ID=17307881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63257553A Pending JPH02104176A (ja) | 1988-10-13 | 1988-10-13 | 映像中間周波数自動位相制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02104176A (ja) |
-
1988
- 1988-10-13 JP JP63257553A patent/JPH02104176A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4327373A (en) | Composite color signal processing circuit | |
| US4324990A (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| JP2514940B2 (ja) | 映像中間周波信号処理回路 | |
| JP2844596B2 (ja) | Ｐｌｌ回路 | |
| JPH0715623A (ja) | ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置 | |
| JP2872882B2 (ja) | ビデオテープレコーダのパワーオンリセット方法及び回路及びビデオテープレコーダ | |
| US4937538A (en) | Circuit arrangement for synchronizing an oscillator | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPH0654230A (ja) | 映像信号処理回路 | |
| CA1166705A (en) | Phase detector circuit | |
| JPH0350985A (ja) | クロマ自動位相制御回路 | |
| JP2933757B2 (ja) | 検波回路 | |
| JPH0983357A (ja) | Ｐｌｌ回路およびディジタル信号再生装置 | |
| JP2577817B2 (ja) | Ｓｅｃａｍアイデント検出装置 | |
| JPH08139568A (ja) | フィルタ制御回路 | |
| JPH02104188A (ja) | クロマ自動位相制御回路 | |
| JPH0418513B2 (ja) | ||
| JPH082085B2 (ja) | 同期検出装置 | |
| JPH10136404A (ja) | Ｖｔｒの再生ｔｖ信号判別回路 | |
| JPH09238273A (ja) | マルチスキャン方式ｃｒｔディスプレイ装置とその同期信号処理回路 | |
| JPH04290383A (ja) | 同期信号検出回路 | |
| JPS5916428A (ja) | 発振出力装置 | |
| JPH10136402A (ja) | Ｖｔｒの再生ｔｖ信号判別回路 | |
| JPH05153432A (ja) | クランプ装置 | |
| JPH0347780B2 (ja) |