JPH01187656A - メモリ書込方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はメモリ書込方式、特にメモリ装置のイニシャラ
イズまたは診断時におけるメモリ書込方式に関する。

〔従来の技術〕

従来のこの種のメモリ書込方式は、通常動作時における
のと同様に、アドレス信号の上位ビットによって指定さ
れるメモリモジュールのみについて、アドレス信号の下
位ビットによって指定される一つのアドレスに書き込み
を行なっていくようにしている。

〔発明が解決しようとする問題点〕

上述した従来方式においては、イニシャライズ時や診断
時においても１アドレス毎に書込みを行なうため、最近
のように小型コンピュータでも３０メガバイト程度の主
記憶装置が接続されるように大容量化してくると、主記
憶装置をイニシャライズしたり、テストしたりするのに
長時間が必要になるという問題点がある。

本発明の目的は、メモリ装置をイニシャライズまたはテ
ストする場合の書込時間を短縮したりメモリ書込方式を
提供することにある。

〔問題点を解決するための手段〕

本発明の方式は、特定モード時には、メモリ装置を構成
するメモリモジュールを指定するためのアドレス信号を
無効化して、すべてのメモリモジュールに同一データを
書き込むようにしている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図であり、４
つのメモリモジュール１７．１８．１９゜２０と、診断
装置１と、アドレスレジスタ２と、デコーダ３と、５つ
のオアゲート４．５．６．７．８と、８つのアンドゲー
ト９，１０，１１，１２゜１３．１４，１５．１６とが
ら成る。

アドレスレジスタ２に設定されるアドレス信号のうちの
２つの上位ビット１ｏ２は、デコーダ３で解読されて、
オアゲート４〜７とアンドゲート１３〜１６に供給され
るが、下位ピッ）１０３はメモリモジュール１７〜２ｏ
のアドレス端子Ａに直接供給されている。

オアゲート４〜７は、デコーダ３がら供給される解読結
果と診断装置１がら入力する診断動作指示信号１０１と
の論理和演算を行ない、その結果をアンドゲート９〜１
２に出カスる。

アンドゲート９〜１２は、この信号と書込り四ツクＷＣ
との論理積演算を行なって、その結果をメモリモジュー
ル１７〜２ｏの書込イネーブル端子ＷＥに出力する。な
お、書込データＷＤＡはメモリモジュール１７〜２ｏの
書込データ端子ＷＤに直接供給されている。

メモリモジュール１７〜２ｏの読出データ端子ＲＤ上の
読出データはアンドゲート１３〜１６に入力して、そこ
でデコーダ３がらの解読結果と論理積演算され、オアゲ
ート８を経て読出データＲＤＡとして外部に出力される
。

次に、本実施例の動作を説明する。

（１）読出動作の場合 この場合には書込クロックＷＣが発生せず常時“０”で
あるため、診断動作指示信号１０１が“０”であっても
“１″であっても、すなわち、通常動作時であっても診
断動作時であっても、アンドゲート９〜１２のすべてが
常時Ｎ′０”となる。この結果、メモリモジュール１７
〜２゜のすべての書込イネーブル端子ＷＤが“０”とな
るので、メモリモジュール１７〜２ｏは読出動作を行な
う。

読出動作は、下位ピッ）１０３によって指定されるアド
レスについて、４つのメモリモジュール１７〜２０で行
なわれるが、そのうちの一つのみがアンドゲート１３〜
１６によって選択される。

（２）書込動作の場合 書込クロックＷＣが発生、すなわち“１”になると書込
動作が行なわれるようになる。

（２，１）　　通常動作時 診断動作指示信号１０１がＯＩＩの時には、オアゲート
４〜７はデコーダ３による解読結果によって、その出力
が決まるため、１つのオアゲートのみが“１”を出力す
る。

この１”を受けたアンドゲート９〜１２のうちの１つの
みが、書込クロックｗｃのメモリモジュール１７〜２ｏ
のうちの１つの書込イネ−フル端子ＷＥに供給し、その
メモリモジュールにおいてのみ、下位ピッ）１０３で指
定されるアドレスに書込データＷＤＡが書き込まれる。

（２，２）　　診断動作時 さて、診断動作指示信号１０１が“１”になると、オア
ゲート４〜７のすべては、デコーダ３による解読結果の
如何に拘わらず“１″を出力する。このため、アンドゲ
ート９〜１２のすべてが書込クロックＷＣを通過させ、
メモリモジュール１７〜２０のすべての書込イネーブル
端子ＷＥに供給する。

従って、メモリモジュール１７〜２０のすべてにおいて
、下位ピッ）１０３で指定されるアドレスに書込データ
ＷＤＡが同時に書き込まれる。

〔発明の効果〕

本発明によれば、以上に説明したような構成を採用した
ため、診断動作時にはすべてのメモリモジュ・−ルに対
して書込みを同時に行なえるため、書込時間を短縮でき
ることになる。一般に、メモリの書込時間は読出時間の
数倍であるため、さらに診断動作時においては通常動作
時におけるよりも、読出動作対書込動作の比率が高いた
め、上述の効果は高いことになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図である。 １・・・・・・診断装置、２・・・・・・アドレスレジ
スタ、３・・・・・・デコーダ、４〜８・・・・・・オ
アゲート、９〜１６・・・・・・アンドゲート、１７〜
２０・・・・・・メモリモジュール。 代理人　弁理士　　内　原　　　音

Claims (1)

【特許請求の範囲】
1. 特定モード時には、該メモリ装置を構成するメモリモジ
   ュールを指定するためのアドレス信号を無効化して、す
   べての前記メモリモジュールに同一データを書き込むよ
   うにしたことを特徴とするメモリ書込方式。