JPH01187658A - バス負荷方式 - Google Patents
バス負荷方式Info
- Publication number
- JPH01187658A JPH01187658A JP63011915A JP1191588A JPH01187658A JP H01187658 A JPH01187658 A JP H01187658A JP 63011915 A JP63011915 A JP 63011915A JP 1191588 A JP1191588 A JP 1191588A JP H01187658 A JPH01187658 A JP H01187658A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- transfer rate
- input
- action
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 claims abstract description 20
- 238000012360 testing method Methods 0.000 claims abstract description 12
- 230000004913 activation Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス負荷方式、特にバス接続された複数ユニッ
トの動作テストを行なう場合におけるバス負荷方式に関
する。
トの動作テストを行なう場合におけるバス負荷方式に関
する。
中央処理装置や主記憶装置と共に、磁気ディスク制御装
置、磁気テープ制御装置等の入出力制御装置カハスに接
続されるコンピュータシステムにおいては、当然にバス
競合の問題が発生する。この問題は、ディスク装置や磁
気テープ装置におけるデータチューニング処理時のオー
バラン処理等のように、入出力装置の処理と中央処理装
置の処理との整合が必要とされる場合に、特に重要であ
る。
置、磁気テープ制御装置等の入出力制御装置カハスに接
続されるコンピュータシステムにおいては、当然にバス
競合の問題が発生する。この問題は、ディスク装置や磁
気テープ装置におけるデータチューニング処理時のオー
バラン処理等のように、入出力装置の処理と中央処理装
置の処理との整合が必要とされる場合に、特に重要であ
る。
バス接続される入出力制御装置の数は、コンピュータユ
ーザによるシステム構成に応じて様々であるため、バス
競合の度合も変ってくるので、コンピュータシステムの
動作テストを行なう場合には最悪のバス負荷条件を設定
する必要がある。
ーザによるシステム構成に応じて様々であるため、バス
競合の度合も変ってくるので、コンピュータシステムの
動作テストを行なう場合には最悪のバス負荷条件を設定
する必要がある。
従来のこの種のバス負荷方式は、バス接続を許容する最
大数の入出力制御装置をバス接続して同時動作を行なわ
せるようにするというものであった。
大数の入出力制御装置をバス接続して同時動作を行なわ
せるようにするというものであった。
上述した従来方式においては、多数の入出力制御装置お
よびこれに接続される入出力装置を調達したければなら
ないし、このような大規模なコンピュータシステムに対
するテストプログラムの整備ニも相当多くの手間がかか
るという問題点がある。
よびこれに接続される入出力装置を調達したければなら
ないし、このような大規模なコンピュータシステムに対
するテストプログラムの整備ニも相当多くの手間がかか
るという問題点がある。
さらに、入出力制御装置を同時に動作させるといっても
、テストプログラムに基づいて動作する各入出力制御装
置はミクロ的には、ずれて動作しているため、意図した
ようなバス負荷環境になっている保証はないという問題
点もある。
、テストプログラムに基づいて動作する各入出力制御装
置はミクロ的には、ずれて動作しているため、意図した
ようなバス負荷環境になっている保証はないという問題
点もある。
本発明の方式は、バスに接続された複数ユニットの動作
テストを行なう場合に、 外部から転送レート値を設定するためのレジスタと、こ
の転送レート値に基づくタイミングでバスの起動要求を
行なうバス起動要求回路と、この起動要求があるとすべ
ての複数ユニットに優先してバスの使用権を獲得しバス
動作制御を行なうバス制御回路とから成るバス負荷発生
装置をバスに接続するようにしたことを特徴とする。
テストを行なう場合に、 外部から転送レート値を設定するためのレジスタと、こ
の転送レート値に基づくタイミングでバスの起動要求を
行なうバス起動要求回路と、この起動要求があるとすべ
ての複数ユニットに優先してバスの使用権を獲得しバス
動作制御を行なうバス制御回路とから成るバス負荷発生
装置をバスに接続するようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図を示し、バ
ス負荷装置１０、磁気ディスク制御装置２０、主メモリ
３０等がバス１００に接続されてコンピュータシステム
の動作テスト環境を形成している。
ス負荷装置１０、磁気ディスク制御装置２０、主メモリ
３０等がバス１００に接続されてコンピュータシステム
の動作テスト環境を形成している。
バス負荷装置１０は動作テスト時においてのみバス１０
０に接続され、システムの運用時には切り離される。又
、動作テスト時には、磁気ディスク制御装置２０等の入
出力制御装置は、テストに必要な最底限の個数だけがバ
ス１００に接続される。
０に接続され、システムの運用時には切り離される。又
、動作テスト時には、磁気ディスク制御装置２０等の入
出力制御装置は、テストに必要な最底限の個数だけがバ
ス１００に接続される。
バス負荷装置１０は転送レート設定レジスタ１、バス起
動要求回路２およびバス制御回路３から成る。
動要求回路２およびバス制御回路３から成る。
転送レート設定レジスタ１には、コンソール１２から診
断プロセッサ１１を介して転送レートが設定される。バ
ス起動要求回路１２は、転送レート設定レジスタ１に設
定された転送レートに基づくタイミングでバス１００に
対する起動要求を行なう。例えば、転送レートが４メガ
サイクルであり、かつバス１００が４バイト幅のもので
あれば、起動要求は１マイクロ秒毎に発生することにな
る。
断プロセッサ１１を介して転送レートが設定される。バ
ス起動要求回路１２は、転送レート設定レジスタ１に設
定された転送レートに基づくタイミングでバス１００に
対する起動要求を行なう。例えば、転送レートが４メガ
サイクルであり、かつバス１００が４バイト幅のもので
あれば、起動要求は１マイクロ秒毎に発生することにな
る。
バス制御回路３は、このような起動要求があると、磁気
ディスク制御装置２０等、バス１００に接続されている
他のどのような入出力制御装置や中央処理装置にも優先
してバス１００の使用権を獲得しバス動作制御を行なう
。バス１００の使用権は、バス１００に接続されている
バス負荷装置１０や磁気ディスク制御装置等のバス使用
主体側々における制御によって決定するようにしてもよ
いし、バス１００にバス制御装置を接続して、この装置
により決定するようにしてもよい。
ディスク制御装置２０等、バス１００に接続されている
他のどのような入出力制御装置や中央処理装置にも優先
してバス１００の使用権を獲得しバス動作制御を行なう
。バス１００の使用権は、バス１００に接続されている
バス負荷装置１０や磁気ディスク制御装置等のバス使用
主体側々における制御によって決定するようにしてもよ
いし、バス１００にバス制御装置を接続して、この装置
により決定するようにしてもよい。
次に、本実施例の動作を説明する。
先ず、コンピュータシステムの動作テストを行なうに当
り、中央処理装置（図示省略）、主メモリ３０および動
作テストを行なうのに必要な最底限のディスク制御装置
２０等の入出力装置を調達し、バス負荷装置１０と共に
バス１００に接続する。
り、中央処理装置（図示省略）、主メモリ３０および動
作テストを行なうのに必要な最底限のディスク制御装置
２０等の入出力装置を調達し、バス負荷装置１０と共に
バス１００に接続する。
そして、本コンピュータシステムに許容され得る最高の
バス１００使用頻度とバス１００のバイト幅から転送レ
ートを算出し、コンソール１２から診断プロセッサ１１
を介して転送レート設定レジスタ１に設定する。
バス１００使用頻度とバス１００のバイト幅から転送レ
ートを算出し、コンソール１２から診断プロセッサ１１
を介して転送レート設定レジスタ１に設定する。
この状態でテストプログラムを走行させると、バス起動
要求回路２は、転送レート設定レジスタ１に設定されて
いる転送レートに見合ったタイミングでバス１００の起
動要求を発生し、バス制御回路３は、前述のようにして
バス１００の使用権を獲得し、いわばダミーのバス動作
制御を行なう。
要求回路２は、転送レート設定レジスタ１に設定されて
いる転送レートに見合ったタイミングでバス１００の起
動要求を発生し、バス制御回路３は、前述のようにして
バス１００の使用権を獲得し、いわばダミーのバス動作
制御を行なう。
本発明は、以上に説明したように、バス負荷装置１つに
よってバス使用権の獲得とバス動作制御を高いレートで
行なわせるようにしたため、従来のように多数の入出力
制御装置の調達が不要となリ、又多数の入出力制御装置
の動作ずれによる正確な最悪バス負荷環境形式を防げる
ことがなくなるという効果がある。
よってバス使用権の獲得とバス動作制御を高いレートで
行なわせるようにしたため、従来のように多数の入出力
制御装置の調達が不要となリ、又多数の入出力制御装置
の動作ずれによる正確な最悪バス負荷環境形式を防げる
ことがなくなるという効果がある。
第１図は本発明の一実施例を示す図である。
１・・・・・・転送レート設定レジスタ、２・・・・・
・バス起動要求回路、３・・・・・・バス制御回路、１
０・・・・・・バス負荷装置、１１・・・・・・診断プ
ロセッサ、１２・・・・・・コンソール、２０・・・・
・・磁気ディスク制御装置、２１・・・・・・磁気ディ
スク装置、３０・・・・・・主メモリ、１００・・・・
・・バス。 代理人 弁理士 内 原 晋 ｔｔ＞ｎノｖ′１
・バス起動要求回路、３・・・・・・バス制御回路、１
０・・・・・・バス負荷装置、１１・・・・・・診断プ
ロセッサ、１２・・・・・・コンソール、２０・・・・
・・磁気ディスク制御装置、２１・・・・・・磁気ディ
スク装置、３０・・・・・・主メモリ、１００・・・・
・・バス。 代理人 弁理士 内 原 晋 ｔｔ＞ｎノｖ′１
Claims (1)
- 【特許請求の範囲】 バスに接続された複数ユニットの動作テストを行なう場
合に、 外部から転送レート値を設定するためのレジスタと、該
転送レート値に基づくタイミングで前記バスの起動要求
を行なうバス起動要求回路と、該起動要求があるとすべ
ての前記複数ユニットに優先して前記バスの使用権を獲
得しバス動作制御を行なうバス制御回路とから成るバス
負荷発生装置を前記バスに接続するようにしたことを特
徴とするバス負荷方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011915A JPH01187658A (ja) | 1988-01-21 | 1988-01-21 | バス負荷方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63011915A JPH01187658A (ja) | 1988-01-21 | 1988-01-21 | バス負荷方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187658A true JPH01187658A (ja) | 1989-07-27 |
Family
ID=11791000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63011915A Pending JPH01187658A (ja) | 1988-01-21 | 1988-01-21 | バス負荷方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187658A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059338A (ja) * | 2006-08-31 | 2008-03-13 | Fujitsu Ltd | 負荷発生装置及び負荷試験方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083152A (ja) * | 1983-10-13 | 1985-05-11 | Fujitsu Ltd | システム性能評価用擬似負荷装置 |
| JPS62206648A (ja) * | 1986-03-07 | 1987-09-11 | Fujitsu Ltd | チャネル処理装置 |
-
1988
- 1988-01-21 JP JP63011915A patent/JPH01187658A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083152A (ja) * | 1983-10-13 | 1985-05-11 | Fujitsu Ltd | システム性能評価用擬似負荷装置 |
| JPS62206648A (ja) * | 1986-03-07 | 1987-09-11 | Fujitsu Ltd | チャネル処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008059338A (ja) * | 2006-08-31 | 2008-03-13 | Fujitsu Ltd | 負荷発生装置及び負荷試験方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4729090A (en) | DMA system employing plural bus request and grant signals for improving bus data transfer speed | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JP2772352B2 (ja) | 制御システムおよび処理装置 | |
| JP2684663B2 (ja) | マイクロプログラム制御回路 | |
| JPS588336A (ja) | デ−タ転送方法 | |
| JPH0237425A (ja) | ディジタル信号処理装置 | |
| JPH0554009A (ja) | プログラムロード方式 | |
| SU792254A1 (ru) | Устройство дл прерывани программ | |
| JPH10312354A (ja) | 割り込み処理システム | |
| KR100477138B1 (ko) | 퍼스널컴퓨터시스템 | |
| JPS6028986Y2 (ja) | デ−タ処理装置 | |
| JPH01185733A (ja) | 入出力エミュレーション方式 | |
| JPS5965356A (ja) | シングル・チツプ・マイクロコンピユ−タ | |
| JPH01292451A (ja) | 情報処理装置 | |
| JPS5994159A (ja) | デ−タ転送制御方式 | |
| JPH03201156A (ja) | 演算処理装置の制御装置 | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0644201A (ja) | 共有メモリを用いたコンピュータシステムの監視装置 | |
| JPS6014357A (ja) | プログラムテスト方式 | |
| JPH05143483A (ja) | リセツト制御システム | |
| JPS6324430A (ja) | 並列化初期プログラムロ−デイング方式 | |
| JPS6168665A (ja) | 電子計算機における入出力制御装置 | |
| JPH0583937B2 (ja) | ||
| JPS6273356A (ja) | デ−タ処理装置 | |
| JPS59703A (ja) | シ−ケンス制御方式 |