JPH01187821A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH01187821A JPH01187821A JP63012104A JP1210488A JPH01187821A JP H01187821 A JPH01187821 A JP H01187821A JP 63012104 A JP63012104 A JP 63012104A JP 1210488 A JP1210488 A JP 1210488A JP H01187821 A JPH01187821 A JP H01187821A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- resist pattern
- resist
- substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、レジストパターンの形成方法に関する。
本発明は、レジストパターンの形成方法であり、原料ガ
スを含む雰囲気中で荷電粒子線を照射することにより、
レジストパターンを形成した後、幅方向のみが選択的に
削られるようにエツチングすることにより、高分解能の
レジストパターンが得られるようにしたものである。
スを含む雰囲気中で荷電粒子線を照射することにより、
レジストパターンを形成した後、幅方向のみが選択的に
削られるようにエツチングすることにより、高分解能の
レジストパターンが得られるようにしたものである。
近年、半導体装置の微細構造を形成するためのホトリソ
グラフィにおいて、従来の光の代りに電子ビームを用い
てレジストを所要パターンに形成する方法が採用されて
きている。即ち、この方法によれば、ネガ型レジスト層
を被エツチング層の全面に形成した後、エツチング層の
残すべき部分のみに選択的に電子ビームを照射して硬化
させ、この後現像して未露光部分のレジストを除去する
ことにより、レジストパターンを形成する。また、ポジ
型レジストを使用した場合には除去すべき部分のレジス
ト層のみ選択的に電子ビームを照射して可溶化し、この
後現像して所要のレジストパターンを形成する。しかし
、この電子ビームを用いたホトリソグラフィによれば、
レジストの塗布工程、電子ビームの照射工程及び現像の
３工程が必要になるため、製法上煩雑であり、且つ歩留
りが減少するという問題点がある。そこで、このような
問題点も解決することができる方法として、例えばアル
キルナフタレンを原料ガスとして含む雰囲気中で基板上
に所要パターンに沿って電子ビームを照射することによ
り、レジストを堆積して所望のレジストパターンを形成
する方法が提案されている（特願昭６２−２９９４０５
参照）。
グラフィにおいて、従来の光の代りに電子ビームを用い
てレジストを所要パターンに形成する方法が採用されて
きている。即ち、この方法によれば、ネガ型レジスト層
を被エツチング層の全面に形成した後、エツチング層の
残すべき部分のみに選択的に電子ビームを照射して硬化
させ、この後現像して未露光部分のレジストを除去する
ことにより、レジストパターンを形成する。また、ポジ
型レジストを使用した場合には除去すべき部分のレジス
ト層のみ選択的に電子ビームを照射して可溶化し、この
後現像して所要のレジストパターンを形成する。しかし
、この電子ビームを用いたホトリソグラフィによれば、
レジストの塗布工程、電子ビームの照射工程及び現像の
３工程が必要になるため、製法上煩雑であり、且つ歩留
りが減少するという問題点がある。そこで、このような
問題点も解決することができる方法として、例えばアル
キルナフタレンを原料ガスとして含む雰囲気中で基板上
に所要パターンに沿って電子ビームを照射することによ
り、レジストを堆積して所望のレジストパターンを形成
する方法が提案されている（特願昭６２−２９９４０５
参照）。
上述した原料ガスを含む雰囲気中で電子ビームを照射し
てレジストを堆積することにより、所要のレジストパタ
ーンを形成する方法によれば、第４図に示すように電子
ビームが基板Ｔｌｌ内及びこれとレジストパターン（２
）との界面で多重散乱が生じてレジストパターン（２）
の下部に余分な裾部（３）も同時に形成される。この結
果、マスクとして働くレジストパターン（２）が所望の
幅よりかなり大きくなって、分解能が大幅に低下すると
いう問題点があった。また、電子ビームの照射のみで形
成したレジストパターン（２）は、パターン（２）内で
の電子の多重散乱のため、レジストパターン（２）の上
部（４）が丸みを持ってレジストパターン（２）として
必要なシャープさがなくなるという欠点もあった。
てレジストを堆積することにより、所要のレジストパタ
ーンを形成する方法によれば、第４図に示すように電子
ビームが基板Ｔｌｌ内及びこれとレジストパターン（２
）との界面で多重散乱が生じてレジストパターン（２）
の下部に余分な裾部（３）も同時に形成される。この結
果、マスクとして働くレジストパターン（２）が所望の
幅よりかなり大きくなって、分解能が大幅に低下すると
いう問題点があった。また、電子ビームの照射のみで形
成したレジストパターン（２）は、パターン（２）内で
の電子の多重散乱のため、レジストパターン（２）の上
部（４）が丸みを持ってレジストパターン（２）として
必要なシャープさがなくなるという欠点もあった。
本発明は、上記問題点を解決することができるレジスト
パターンの形成方法を提供するものである。
パターンの形成方法を提供するものである。
本発明に係るレジストパターン（２）の形成方法は、原
料ガスを含む雰囲気中で基板に所要のパターンで荷電粒
子線α９を照射するごとにより、このパターンに沿って
レジストを堆積してレジストパターン（２）を形成した
後、このレジストパターン（２）の幅方向のみが選択的
に削られる条件でエツチングすることを特徴する。
料ガスを含む雰囲気中で基板に所要のパターンで荷電粒
子線α９を照射するごとにより、このパターンに沿って
レジストを堆積してレジストパターン（２）を形成した
後、このレジストパターン（２）の幅方向のみが選択的
に削られる条件でエツチングすることを特徴する。
レジストパターン（２）の幅方向のみを選択的に削る、
即ち異方性エツチングすることは、圧力≦（３ｘ １０
／ Ｌ ） Ｐａ、且つ電力＜０．３ Ｗ／ｃｄの条件
で反応性イオンエツチングする３とにより可能である。
即ち異方性エツチングすることは、圧力≦（３ｘ １０
／ Ｌ ） Ｐａ、且つ電力＜０．３ Ｗ／ｃｄの条件
で反応性イオンエツチングする３とにより可能である。
但し、Ｌは電極間距離である。
課題を解決するための手段に従ってレジストパターン（
２）を形成した後、上記条件によりレジストパターン（
２）に対して異方性エツチングを施した場合の実験例を
第３図に示す、この実験例において使用した反応性イオ
ンエツチング装置は、対向して配された電極の面積が５
００−であり、電極間距離がｌ０Ｃ１１である。そして
、この装置内にＣＦ４（ＣＣＩ Ｊｔ等も使用できる）
を５ｃｃ封入し、５０Ｗの電力を与えてエツチングを行
なったものである。
２）を形成した後、上記条件によりレジストパターン（
２）に対して異方性エツチングを施した場合の実験例を
第３図に示す、この実験例において使用した反応性イオ
ンエツチング装置は、対向して配された電極の面積が５
００−であり、電極間距離がｌ０Ｃ１１である。そして
、この装置内にＣＦ４（ＣＣＩ Ｊｔ等も使用できる）
を５ｃｃ封入し、５０Ｗの電力を与えてエツチングを行
なったものである。
即ちこの場合、圧力は０．９Ｐａであり、電力密度は０
．１ Ｗ／−である。なお、この圧力を装置に依らない
一般式に書き換えると０．９ＸＩＯ（ａｍ） ／ Ｌ（
ｃｎ） Ｐａとなる。Ｌは電極間距離である。これらの
条件でレジストパターン（２）に対して反応性イオンエ
ツチングを施すと、高さＨ（曲線Ａ）についてはエツチ
ング時間が経過しても余り減少しないが、幅Ｗ（曲ＩＢ
）については時間の経過と共に著しく減少していて、異
方性エツチングがなされていることがわかる。また、幅
Ｗと共に裾部（３）の高さＳＨ（曲線Ｃ）も減少してい
る。
．１ Ｗ／−である。なお、この圧力を装置に依らない
一般式に書き換えると０．９ＸＩＯ（ａｍ） ／ Ｌ（
ｃｎ） Ｐａとなる。Ｌは電極間距離である。これらの
条件でレジストパターン（２）に対して反応性イオンエ
ツチングを施すと、高さＨ（曲線Ａ）についてはエツチ
ング時間が経過しても余り減少しないが、幅Ｗ（曲ＩＢ
）については時間の経過と共に著しく減少していて、異
方性エツチングがなされていることがわかる。また、幅
Ｗと共に裾部（３）の高さＳＨ（曲線Ｃ）も減少してい
る。
なお、本方法により形成したレジストパターン（２）は
、通常の電子ビーム露光に用いられるレジスト材と比較
して反応性イオンエツチングに対する耐性が高いため、
エツチング後において形状の良好なレジストパターン（
２）が得られる。
、通常の電子ビーム露光に用いられるレジスト材と比較
して反応性イオンエツチングに対する耐性が高いため、
エツチング後において形状の良好なレジストパターン（
２）が得られる。
本発明をショットキー障壁型ＦＥＴの製造に適用した場
合の実施例を説明する。
合の実施例を説明する。
先ず、第１図へに示すように、ＧａＡｓ基板ｏ１１をレ
ジストパターンを形成するための装置（第２図参照）内
のサセプタ（ロ）上に配置し、原料ガス０濁としての例
えばアルキルナフタレンガス、を試料室αａに供給しな
がら基板ａυに所要のパターンで電子ビーム０９を照射
することにより、このパターンに沿ってレジストを堆積
してレジストパターン（２）を形成する。図示するよう
に、形成後のレジストパターン（２）には、余分な裾部
（３）が形成されているため、幅Ｗが所望の幅より太く
なっている。
ジストパターンを形成するための装置（第２図参照）内
のサセプタ（ロ）上に配置し、原料ガス０濁としての例
えばアルキルナフタレンガス、を試料室αａに供給しな
がら基板ａυに所要のパターンで電子ビーム０９を照射
することにより、このパターンに沿ってレジストを堆積
してレジストパターン（２）を形成する。図示するよう
に、形成後のレジストパターン（２）には、余分な裾部
（３）が形成されているため、幅Ｗが所望の幅より太く
なっている。
なお、第２図でａｅは電子ビーム照射系、叩は収束レン
ズ、０階はチェンバー、θ目は排気系、（２Φは試料室
Ｑ４１の排気系、（２１）は原料ガスＱ３１の供給管で
ある。
ズ、０階はチェンバー、θ目は排気系、（２Φは試料室
Ｑ４１の排気系、（２１）は原料ガスＱ３１の供給管で
ある。
次に第１図Ｂに示すように、この基板α０を反応性イオ
ンエツチング装置（図示せず）内に配置し、この中にＣ
Ｆ、を５ ｃｃ入れ、面Ｗ１５００ｃ＋Ｊの対向する電
極間（距離は１０ ａｌｌ）に５０Ｗを与えてエツチン
グすることにより、裾部（３）を除去する。この場合、
圧力０．９Ｐａ 、電力密度０．１ Ｗ／−の条件でエ
ツチングしたことになる。また、この裾部（３）の除去
と同時に、高さＨは殆ど変化しないがレジストパターン
（２）の幅Ｗ方向が全体的に細くなってシャープな形状
が得られる。
ンエツチング装置（図示せず）内に配置し、この中にＣ
Ｆ、を５ ｃｃ入れ、面Ｗ１５００ｃ＋Ｊの対向する電
極間（距離は１０ ａｌｌ）に５０Ｗを与えてエツチン
グすることにより、裾部（３）を除去する。この場合、
圧力０．９Ｐａ 、電力密度０．１ Ｗ／−の条件でエ
ツチングしたことになる。また、この裾部（３）の除去
と同時に、高さＨは殆ど変化しないがレジストパターン
（２）の幅Ｗ方向が全体的に細くなってシャープな形状
が得られる。
次に第１図Ｃに示すように、基板α０の全面にオーミッ
クメタルを蒸着してオーミックメタル層（２２）を形成
する。
クメタルを蒸着してオーミックメタル層（２２）を形成
する。
次に第１図りに示すように、オーミックメタル層り２２
）をレジストパターン（２）の一部が露出するまで等方
的に全面エツチングを施す。
）をレジストパターン（２）の一部が露出するまで等方
的に全面エツチングを施す。
次に第１図Ｅに示すように反応性イオンエツチング等に
よりレジストパターン（２）のみを選択的に除去する。
よりレジストパターン（２）のみを選択的に除去する。
このレジストパターン（２）の除去によってオーミック
メタル１５ （２２）に空洞部（２３）ができる。
メタル１５ （２２）に空洞部（２３）ができる。
この空洞部（２３）の開口部の幅Ｗは、底辺の幅Ｗの数
分の１程度である。
分の１程度である。
次に第１図Ｆに示すように、ショットキーメタルを全面
に蒸着することにより、ショットキーメタル層（２４）
を形成する。これにより、オーミックメタルによるソー
ス電極（２５）とドレイン電極（２６）間の基板０υ上
に開口部の幅Ｗに対応する幅のショットキーメタルによ
るゲート電極（２７）が形成される。上記製法により、
ソースとドレインとの間隔が１０００Å以下でゲート長
が２００人のショットキー障壁型のＧａＡｓ Ｆ Ｅ
Ｔ （２８）が得られる。
に蒸着することにより、ショットキーメタル層（２４）
を形成する。これにより、オーミックメタルによるソー
ス電極（２５）とドレイン電極（２６）間の基板０υ上
に開口部の幅Ｗに対応する幅のショットキーメタルによ
るゲート電極（２７）が形成される。上記製法により、
ソースとドレインとの間隔が１０００Å以下でゲート長
が２００人のショットキー障壁型のＧａＡｓ Ｆ Ｅ
Ｔ （２８）が得られる。
なお、本発明は上記実施例以外の半導体装置を製造する
場合にも同様に適用することができる。
場合にも同様に適用することができる。
また、オーミックメタル、ショットキーメタルの代りに
、他の金属、半導体、絶縁物等を利用することもできる
。また、基十反とレジストパターンとの選択比を上げる
ためには、薄い（〜１００人）へｌ膜を形成しておくの
が良い。
、他の金属、半導体、絶縁物等を利用することもできる
。また、基十反とレジストパターンとの選択比を上げる
ためには、薄い（〜１００人）へｌ膜を形成しておくの
が良い。
本発明によれば、レジストパターンを形成した後、不要
な裾部を除去することができるので、所要の幅通りのレ
ジストパターンが得られ、エツチングする際の高分解能
のマスクが得られる。また、レジストパターンの全体の
幅も細くなってシャープな形状となる。
な裾部を除去することができるので、所要の幅通りのレ
ジストパターンが得られ、エツチングする際の高分解能
のマスクが得られる。また、レジストパターンの全体の
幅も細くなってシャープな形状となる。
第１図は実施例の工程図、第２図は本発明において使用
する装置の構成図、第３図は異方性エツチングを示すグ
ラフ、第４図はレジストパターンの断面回である。 （２）はレジストパターン、（３）は裾部、ａｅはＧａ
Ａｓ基板、０旧よ原料ガス、ａつは電子ビームである。
する装置の構成図、第３図は異方性エツチングを示すグ
ラフ、第４図はレジストパターンの断面回である。 （２）はレジストパターン、（３）は裾部、ａｅはＧａ
Ａｓ基板、０旧よ原料ガス、ａつは電子ビームである。
Claims (1)
- 【特許請求の範囲】 原料ガスを含む雰囲気中で基板に所要のパターンで荷
電粒子線を照射することにより、上記パターンに沿って
レジストを堆積してレジストパターンを形成した後、 該レジストパターンの幅方向のみが選択的に削られる条
件でエッチングすることを特徴とするレジストパターン
の形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012104A JP3067132B2 (ja) | 1988-01-22 | 1988-01-22 | レジストパターンの形成方法 |
| KR1019880015529A KR890008933A (ko) | 1987-11-27 | 1988-11-25 | 반도체 집적회로소자의 패턴의 레지스트층의 사용에 의한 정밀패턴 형성방법 |
| EP88119693A EP0318037A3 (en) | 1987-11-27 | 1988-11-25 | Method for forming a fine pattern by using a patterned resist layer |
| US07/639,325 US5171718A (en) | 1987-11-27 | 1991-01-09 | Method for forming a fine pattern by using a patterned resist layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012104A JP3067132B2 (ja) | 1988-01-22 | 1988-01-22 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01187821A true JPH01187821A (ja) | 1989-07-27 |
| JP3067132B2 JP3067132B2 (ja) | 2000-07-17 |
Family
ID=11796259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012104A Expired - Fee Related JP3067132B2 (ja) | 1987-11-27 | 1988-01-22 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067132B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977578A (ja) * | 1972-11-27 | 1974-07-26 | ||
| JPS59177936A (ja) * | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | パタ−ン形成方法 |
-
1988
- 1988-01-22 JP JP63012104A patent/JP3067132B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4977578A (ja) * | 1972-11-27 | 1974-07-26 | ||
| JPS59177936A (ja) * | 1983-03-28 | 1984-10-08 | Fujitsu Ltd | パタ−ン形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3067132B2 (ja) | 2000-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01500946A (ja) | 電界効果トランジスタ用ｔゲート電極およびそれを形成する電界効果トランジスタ | |
| JP2550412B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03296284A (ja) | 超伝導素子の製造方法 | |
| US5171718A (en) | Method for forming a fine pattern by using a patterned resist layer | |
| US5693548A (en) | Method for making T-gate of field effect transistor | |
| JPS6031909B2 (ja) | エツチング加工法 | |
| JPH01187821A (ja) | レジストパターンの形成方法 | |
| JP2949706B2 (ja) | レジストパターンの形成方法 | |
| JPH10335351A (ja) | 半導体装置およびその製造方法 | |
| JP2676746B2 (ja) | 微細パターンの形成方法 | |
| EP0978869A2 (en) | Method for forming a minute resist pattern and method for forming a gate electrode | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| EP0318037A2 (en) | Method for forming a fine pattern by using a patterned resist layer | |
| JP2932475B2 (ja) | 半導体装置の製造方法 | |
| JP3217714B2 (ja) | 電界効果トランジスタのゲート形成方法 | |
| JPH01243476A (ja) | 電極形成方法 | |
| JP2811755B2 (ja) | 微小真空三極管の製造方法 | |
| JP2671355B2 (ja) | レジストの形成方法 | |
| JPS6215861A (ja) | 半導体装置の製造方法 | |
| JPH038320A (ja) | パターン形成方法 | |
| JPH0246738A (ja) | 微細電極の形成法 | |
| RU2112300C1 (ru) | Способ изготовления защитной маски для нанолитографии | |
| JPH0278222A (ja) | 微細電極の形成方法 | |
| JPS63220575A (ja) | 半導体装置の製法 | |
| JPH0335537A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |