JPH01243476A - 電極形成方法 - Google Patents

電極形成方法

Info

Publication number
JPH01243476A
JPH01243476A JP6932888A JP6932888A JPH01243476A JP H01243476 A JPH01243476 A JP H01243476A JP 6932888 A JP6932888 A JP 6932888A JP 6932888 A JP6932888 A JP 6932888A JP H01243476 A JPH01243476 A JP H01243476A
Authority
JP
Japan
Prior art keywords
resist film
particle beam
resist
charged particle
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6932888A
Other languages
English (en)
Inventor
Kazuhiko Onda
和彦 恩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6932888A priority Critical patent/JPH01243476A/ja
Publication of JPH01243476A publication Critical patent/JPH01243476A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の電極形成方法に関し、特に高周波
電界効果トランジスタ等における低抵抗微細化構造のゲ
ート電極、例えば断面T字型、断面Y字型等の電極形成
方法に関する。
[従来の技術] 高周波電界効果トランジスタ、例えばGaAS HES
FET 、n−MGaAs/GaAs選択ドープ構造F
ET等においては、特性の向上をめざすうえでゲート長
の短縮とゲート抵抗の低減を同時に達成することが要求
される。ゲート抵抗を低減するためにはゲートの断面積
を大きくすることが必要となり、短ゲート長の達成とは
相反する要求となる。最近ではこの2つの要求を同時に
満たすものとして断面T字型あるいは断面Y字型と呼ば
れる構造のゲート形成技術が注目され、様々な方法が試
みられている。
これらはゲート長に相当するゲートの下部寸法に比べて
ゲートの上部寸法が大きく上回るような構造を有してお
り、その断面形状からこのような呼称で呼ばれている。
断面T字型あるいは断面Y字型のゲートを形成するに際
し、従来は特開昭61−77370号公報に示されてい
るような方法、すなわち基板上に順に下層レジスト膜と
該下層レジスト膜よりも感度の大なる上層レジスト膜を
形成し、電子ビームの照射量を変更することにより、上
図レジスト膜と下層レジスト膜にゲート電極の上部寸法
と下部寸法にそれぞれ対応する開口を形成し、これらの
開口を通して電極金属材料を蒸着し、リフトオフ法によ
り電極以外の金属材料を除去する方法や、あるいは特開
昭55−67172号公報に示されているような方法、
すなわち基板表面にレジストの第1層を塗布してゲート
電極の下部寸法に対応する開口を形成し、次いでこの開
口を通して電極金属材料の第1層を蒸着した後、該第1
電極金属層上に第2レジスト層を塗布して、ゲート電極
の上部寸法に対応する開口を形成し、次いでこの開口を
通して電極金属の第2層を蒸着した後、第1および第2
のレジスト層の残余のすべて、ならびに第2電極金属層
の下にある部分を除く第1電極金属層のすべてを除去す
る方法がとられている。
[発明が解決しようとする課題] しかしながら、従来例に示したような断面T字型ゲート
形成法によると、通常のゲート形成法に比ベプロセス工
程数が大幅に増加したり、あるいは条件設定が複雑化す
る。また、レジストの上部開口と下部開口を同時に決定
するような電子ビーム露光の際は、下部開口を決定する
露光時は少なくとも作成しようと意図しているゲートの
高さ以上の膜厚をもったレジストを完全に感光させる必
要があるためビーム量を増加させざるをえず、結果的に
形成しうる最短ゲート長に限界がある。
本発明は以上述べたような従来の問題点を解決するため
になされたもので、より簡略化された操作で高度に微細
なパターンを形成することのできる電極形成方法を提供
することを目的とする。
[課題を解決するための手段] 本発明は、素子領域が形成された基板上に断面T字型の
電極を形成する方法において、基板上に荷電粒子線露光
用レジスト膜および光学露光用レジスト膜を順次形成す
る工程と、前記光学露光用レジスト膜のパターニングを
行う工程と、前記パターニングにより基板表面上に露呈
した前記荷電粒子線露光用レジスト膜をドライエツチン
グして前記レジスト膜を所望の厚さにする工程と、荷電
粒子線露光によって、前記荷電粒子線露光用レジスト膜
のパターニングを行う工程と、パターニングにより形成
された開口部を含めて電極金属材料を蒸着すると共に、
リフトオフ法により前記レジスト膜およびレジスト膜上
の電極金属を除去する工程とを備えてなることを特徴と
する電4へ形成方法である。
本発明における荷電粒子線としては、電子ビームまたは
その他のイオンビームを用いることかできる。
[作用] 本発明においては、まず下層に荷電粒子線露光用レジス
ト膜、上層に光学露光用レジスト膜を形成し、上層光学
露光用レジストを感光パターニングし、そのパターンを
マスクとして下層荷電粒子線露光用レジストをドライエ
ツチングする。レジスト膜に対するドライエツチングの
時間を多くしたり、少なくしたりすることによりレジス
ト膜の厚みを薄クシたり厚くしたりすることができるの
で、ドライエツチングの時間を制御することにより、所
望の■層荷電粒子線露光用レジスト膜厚が得られる。こ
のように、レジスト膜を薄くすることにより、荷電粒子
線露光の際のビーム量を小さく設定することが可能とな
る。また、ドライエツチング時のエツチングガスの選択
により、前記レジスト膜の耐熱性を向上させ、電極金属
蒸着時におけるレジストからのガスの噴出を抑える。次
いで、荷電粒子線露光によりゲート長に相当する感光部
を形成した後、この感光部を除去してこの部分に電極用
金属を蒸着させることにより、微細パターンを有する所
定形状の電極が簡単な操作で得られる。
[実施例] 次に本発明の実施例について図面を参照して詳細に説明
する。
第1図(a)〜(h)は本発明の一実施例を形成工程順
に示した半導体チップの断面図である。第1図において
は、GaAsバッファ層2、MGaASGaAs活性層
3子領域が形成された半絶縁性GaAs基板1上に断面
T字型のゲート電極13を形成する場合か示されている
まず第1図(a)に示すように、半絶縁性GaAs基板
1上に例えば有機金属化学堆積法により不純物無添加の
GaAsバッファ層2を、その上に高濃度に不純物を添
加した。QGaAs活性層3を成長させ、更にその上に
PHHA(Polymethyl methacryl
ate)等の荷電粒子線露光用レジスト膜(下層レジス
ト膜)4を、例えば約4000人の厚さで塗イ[形成1
)、その上にAz1350SF等の光学露光用レジスト
膜(上層レジスト膜)5を、例えば5000人の厚さで
塗布形成する。
次に第1図(b)に示すように、上層レジスト膜5を形
成しようとする電極を上から見た形状の描画パターンで
露光・感光させて光学露光感光部6を形成した後、現像
して第1図(C)に示すように、第1の開口部7を形成
する。つづいて第1図(d)に示すようにパターニング
された上層レジスト膜5aをマスクとして下層レジスト
膜4を、例えば02 RIE (Reactive I
on Etching)により適当な厚みになるまでエ
ツチングを行う。これによって形成される第2の開口部
8の幅、例えば約1問が最終的に1字型電極の上部幅寸
法を決定する。
次に第1図(e)に示すように、T字型の縦棒に相当す
る部分を形成するために、ドライエツチングにより厚み
を調整された荷電粒子線露光用レジスト4aに、例えば
電子ビーム照射・描画を行い、荷電粒子線感光部9を形
成する。この感光部9の幅がそのままゲート長を決定す
る。
次に第1図(f)に示すように、メチルイソブチルケト
ン()JIBK)とイソプロピルアルコール(IPA)
の混合液によって下層レジスト膜4aを現像して感光部
9を除去し、この部分に第3の開口部10を形成する。
次に第1図(g)に示すようにレジスト膜4a、 5a
をマスクとしてMGaAs活性層3上にゲートリセス1
1を形成する。このゲートリセス11はqGaAs活性
層3下の2次元電子の流量を調整するものでリセスエッ
チング工程によりその深さ等を調整する。
次いでM等の電極用金属12を所定の厚さに蒸着する。
そしてリフトオフ法によってレジスト膜4a、 5aと
共に不要なレジスト膜4a、 5a上の電極用金属12
を除去することにより第1図(h)に示すような断面T
字型構造のゲート電極13を得ることができる。
なお、この実施例においては、レジスト材料としてPM
HAならびにAZ1350SFを用いたが、本発明に用
い得るレジスト材料はこれらに限定されるものではない
。また、レジスト材料が異なればドライエツチングの条
件、荷電粒子線のビーム照射量も変更を必要とする。さ
らに、蒸着する電極用金属としてNを用いたが、この他
に1i、 Pt、 Au等であっても本発明を適用する
ことができる。
第2図は以上のようにして得られた半導体チップの断面
図である。第2図においてゲート電極13のT字型の下
の部分の縦棒の幅L(lbがゲート長を示し、T字型の
上の部分の幅LCILIを大きくすることがゲート幅方
向に対する抵抗値を低減することになる。
[発明の効果] 以上説明したように、本発明によれば、荷電粒子線露光
用レジスト膜と光学露光用レジスト膜を組合わせて、そ
れぞれにパターニングを行うことにより断面T字型電極
の形成を容易な条件設定で行うことができる。また、下
層の荷電粒子線露光用レジストの膜厚をドライエツチン
グ時間の制御により自由に設定することができるので、
荷電粒子線露光の際のビーム量を小さく設定することが
可能となり、微細パターンの形成が達成できる。
さらに、エツチングガスの選択により前記レジスト膜の
耐熱性を向上させることが可能となるので、電極金属蒸
着時におけるレジストからのガスの噴出を抑えることが
可能となる。
【図面の簡単な説明】
第1図は本発明の一実施例を形成工程順に示した半導体
チップの断面図、第2図は本発明方法により得られた半
導体チップの一例を示す断面図である。 1・・・半絶縁性GaAs基板  2・・・GaASバ
ッファ層3・・・MGaAs活性層 4・・・荷電粒子線露光用レジスト膜 5・・・光学露光用レジスト膜 6・・・光学露光感光部   7,8.10・・・開目
部9・・・荷電粒子線感光部  11・・・ゲートリセ
ス12・・・電極用金属     13・・・ゲート電
極14・・・ソース電極     15・・・ドレイン
電極16・・・2次元電子ガス層

Claims (1)

    【特許請求の範囲】
  1. (1)素子領域が形成された基板上に断面T字型の電極
    を形成する方法において、基板上に荷電粒子線露光用レ
    ジスト膜および光学露光用レジスト膜を順次形成する工
    程と、前記光学露光用レジスト膜のパターニングを行う
    工程と、前記パターニングにより基板表面上に露呈した
    前記荷電粒子線露光用レジスト膜をドライエッチングし
    て前記レジスト膜を所望の厚さにする工程と、荷電粒子
    線露光によって、前記荷電粒子線露光用レジスト膜のパ
    ターニングを行う工程と、パターニングにより形成され
    た開口部を含めて電極金属材料を蒸着すると共に、リフ
    トオフ法により前記レジスト膜およびレジスト膜上の電
    極金属を除去する工程とを備えてなることを特徴とする
    電極形成方法。
JP6932888A 1988-03-25 1988-03-25 電極形成方法 Pending JPH01243476A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6932888A JPH01243476A (ja) 1988-03-25 1988-03-25 電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6932888A JPH01243476A (ja) 1988-03-25 1988-03-25 電極形成方法

Publications (1)

Publication Number Publication Date
JPH01243476A true JPH01243476A (ja) 1989-09-28

Family

ID=13399372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6932888A Pending JPH01243476A (ja) 1988-03-25 1988-03-25 電極形成方法

Country Status (1)

Country Link
JP (1) JPH01243476A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304511A (en) * 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
JPH08186128A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 電界効果トランジスタのゲート形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304511A (en) * 1992-09-29 1994-04-19 Mitsubishi Denki Kabushiki Kaisha Production method of T-shaped gate electrode in semiconductor device
US5399896A (en) * 1992-09-29 1995-03-21 Mitsubishi Denki Kabushiki Kaisha FET with a T-shaped gate of a particular structure
US5538910A (en) * 1992-09-29 1996-07-23 Mitsubishi Denki Kabushiki Kaisha Method of making a narrow gate electrode for a field effect transistor
JPH08186128A (ja) * 1994-12-19 1996-07-16 Korea Electron Telecommun 電界効果トランジスタのゲート形成方法

Similar Documents

Publication Publication Date Title
JP2550412B2 (ja) 電界効果トランジスタの製造方法
JP3041625B2 (ja) マルチレベル・レジストの製造プロセス
JPH03170936A (ja) 現像液及びパターン形成方法
JPH01243476A (ja) 電極形成方法
JPS6222463B2 (ja)
EP0332680B1 (en) Process of forming a t-gate metal structure on a substrate
JPH04177738A (ja) 半導体装置の製造方法
JPH06209018A (ja) 微細ゲート電極の形成方法
JPH07114193B2 (ja) 微細パタ−ンの形成方法
JPH03265117A (ja) 半導体装置の製造方法
JP2626238B2 (ja) 半導体装置の製造方法
JPH01138762A (ja) 電極形成方法
JPH03261126A (ja) パターン形成方法
JPS6215861A (ja) 半導体装置の製造方法
JPH03147338A (ja) 半導体装置の製造方法
JPH0845962A (ja) 半導体装置の製造方法
JPH04254337A (ja) 電界効果トランジスタの製造方法
JP3067132B2 (ja) レジストパターンの形成方法
JPH04101413A (ja) 半導体再結晶層の形成方法
JPH04186639A (ja) 半導体装置の製造方法
JPH0499335A (ja) 電界効果トランジスタの製造方法
JPH01200675A (ja) 電極形成方法
JPH0745639A (ja) 電界効果トランジスタ用の0.1μm以下のTゲートを製造する方法
JPH0217649A (ja) 微細パターン形成方法
JPS62250674A (ja) 半導体装置の製造方法