JPH01190102A - 平面アンテナ - Google Patents

平面アンテナ

Info

Publication number
JPH01190102A
JPH01190102A JP63015015A JP1501588A JPH01190102A JP H01190102 A JPH01190102 A JP H01190102A JP 63015015 A JP63015015 A JP 63015015A JP 1501588 A JP1501588 A JP 1501588A JP H01190102 A JPH01190102 A JP H01190102A
Authority
JP
Japan
Prior art keywords
subarrays
antenna
elements
subarray
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63015015A
Other languages
English (en)
Inventor
Hiroo Inoue
博夫 井上
Nobuaki Miyaji
伸明 宮地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Publication of JPH01190102A publication Critical patent/JPH01190102A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/466—Tape carriers or flat leads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野１ 本発明は、平面アンテナ、特にアンテナ回路パターンに
関するものである。
［従来の技術］ 通常、平面アンテナは、多数配列されたアンテナ族！を
素子と、その放射素子の各々を接続する給電線回路とか
らなっている。尚、給電線回路の最終１点に集まった点
には電力の人出口があり、これを給電点と呼ぶ。さらに
、各放射素子は、直接給電点に接続されるのではなく、
いくつかの放射素子を接続し、ある程度の素子数の群か
らなるサブアレイをいくつか構成し、それらのサブアレ
イ同士を接続して給電点に集められるように給電線が配
置されている。
ところで、サブアレイには、数案子を集めたものもあれ
ば、それらをいくつか集めて、数十〜数百素子程度のも
のもある。また、給電線路は、各素子と給電点までの距
離が等しくなる並列給電回路もあれば、素子と素子とが
直列（第４図（Ｃ））に接続される直列給電回路もある
。さらにサブアレイ同士を接続するにも並列及び直列給
電回路がある。
第４図は従来例を示し、１２ＧＨｚ帝の平面アンテナは
、サブアレイ１同士を接続させるのに等分配の分岐器（
または結合器）を用いて大開口化（サブアレイの接続を
行い、アンテナの開口面積を大きくし、感度を高める）
を行なうことが一般的である。というのは、サブアレイ
１の接続においては、同形（同じ素子で配列の仕方も同
じ）のものを接続するに用いる等分配器は、その形状が
対称形となり、電力合成からみてそのバランスがよく、
容易に行なうことができるからである。しかし、この等
分配器を用いて大開口化を行なうときは、２倍ずつの素
子のアンテナしか作成することが出来なかった。
例えば、サブアレイ１が６１素子では第４図（ｄ）に示
すように、４つ接続すると２５６素子となり、またそれ
らを２つ接続した場合には５１２素子のアンテナとなる
。なおサブアレイ１同士は給電線２にて接続され、中央
に給電点５を設けている。このように素子数が限定され
ると、アンテナの感度（利得）も自ずと限定される。前
述の例でいくと６４素子のサブアレイアンテナが２７ｄ
Ｂｉとし、給電線損失を無視すると、 ６４素子　　２７ｄＢｉ　　　１倍（２Ｑ）１２８素子
　　３０ｄＢｉ　　　２倍すイＸ’（２’）２５６素子
　　３３ｄＢｉ　　　４倍サイズ（２２）５１２素子　
　３６ｄＢｉ　　　８倍サイズ（２３）となる、つまり
、アンテナの２倍になってい（ごとに３ｄＢｉずつ利得
がよくなっていくことになる（サイズは２ＴＬになって
いく。ｔ′１＝ＯｔＬ２・・・）。
実際に衛星からの電波を受ける場合には、各地域によっ
てその電波の強さが異なり、受信するのに必要な利得も
それに応じて異なる。つまり、前述のように３ｄＢｉ毎
に利得の異なったアンテナだけでは、必要以上に大きな
アンテナを使用して受信しなければならず（例えば）あ
る地域では３４ｄＢｉの利得が必要であるならば２５６
素子では足らず、５１２素子では大き過ぎることになる
。従って、コストや施工面から考えて、そのデメリット
は大きい。尚、第４図（１）は４つの放射素子１１を接
続した４素子サブアレイの並列給電形アンテナで、同図
（ｂ）は放射素子１１を８つ用いた８素子サブアレイの
並列給電形アンテナである。また、同図（ｅ）は８つの
放射素子１１を用いた直並列給電形アンテナの構成例で
ある。同図（ｄ）は多数の放射素子１１で構成したサブ
アレイ１を４つ用いて接続した場合で、同図（ｄ）は同
様に４つのサブアレイ１を接続した場合の構成例である
。
［発明が解決しようとする課題１ 本発明は、上記の魚に鑑みて為されたものであり、サブ
アレイを接続する際に２：１の分配比の分配器を２つ用
い、さらに簡単な給電線の配置で接続することにより、
１．５倍、３倍、６倍サイズといった中間サイズのアン
テナを提供することを目的としたものである。
［課題を解決するための手段］ ［作　用］ 本発明は多数の放射素子からなるサブアレイを形成し、
サブアレイを接続する給電回路上に２つの対向する２：
１の分配比を有する分配器を設け、該分配器及び給電線
が給電点を中心に回転対称形に配置して成ることを特徴
としたものである。
［実施例］ 以下、本発明の実施例を図面を参照して説明する。第１
図において、６つのサブアレイ（Ａ、Ｂ。
Ｃ，Ａ’　、Ｂ’　、Ｃ’　）はすべて同等サイズのも
のであり、それらを２×３の形に配置する。その内３つ
のサブ７レイ１（Ａ、Ｂ、Ｃ）をよｆ、ＡとＢを等分配
器４で接続し、その２つのサブアレイ１（Ａ、Ｂ）と、
他のサブアレイ１（Ｃ）を２：１の分配比の分配器３で
接続する。この際、分配器３のポイントからみた各サブ
７レイｉ（Ａ、Ｂ、Ｃ）まではすべて等距離で且つ最短
距離になるように給電線２を配置する。そして、２：１
の分配器３で合成されている。これをもう一方の３つの
サケアレイ（Ａ’　、Ｂ’　、Ｃ’　）に用い、その形
状は給電点５を中心とした回転対称形となる。ただし、
各サブアレイ１の向きは、すべて同一方向である。図中
のＡとＡ′の矢印の向きは同じである。このように配置
することは、サブアレイ１に用いるアンテナ素子数を変
えていくことで中間のサイズのアンテナを構成すること
ができる０例えば前記２５６素子と５１２素子の闇のサ
イズとなるアンテナを第１図におけるサブ７レイ１に６
４′ｌ＃子を選択すれば、６４素子Ｘ６＝３８４素子（
３４７ｄＢｉ）といったサイズのアンテナが構成し得る
。
ここで、＃４２図、第３図に類似したタイプを示す。第
２図は給電点５のところで、２：１の分配器３を用いた
例であるが、実際の作成上の段差等でバランスが崩れ易
く、その性能を維持するのが容易でない、また第３図の
ように配置すればその性能は本来得られるはずだが、現
実には１２ＧＨｚ帯のアンテナにおいてはサブアレイ１
同士の間隔は狭く、その間に２本の給電４１２を引くこ
とは困難である。
［発明の効果］ 上述のように本発明にあっては、多数の放射素子からな
るサブアレイを形成し、サブアレイを！！！続する給電
回路上に２つの対向する２：１の分配比を有する分配器
を設け、該分配器及び給電線が給電点を中心に回転対称
形に配置したものであるから、通常の倍ずつのサイズで
は得られないサイズ利得のアンテナが容易に構成するこ
とができ、またサブアレイの種類（左、布施円偏波ある
いは直線偏波のアンテナ）を変えても、その基本的な性
能を失うことなく、アンテナを構成できる効果を奏する
。
【図面の簡単な説明】
第１図は本発明の実施例の構成図、第２図及び第３図は
夫々本発明と類似した構成を示す構成図、第４図（ａ）
〜（ｅ）は従来例の構成図である。 １はサブアレイ、２は給電線、３は分配器である。

Claims (1)

    【特許請求の範囲】
  1. （１）多数の放射素子からなるサブアレイを形成し、サ
    ブアレイを接続する給電回路上に２つの対向する２：１
    の分配比を有する分配器を設け、該分配器及び給電線が
    給電点を中心に回転対称形に配置して成ることを特徴と
    する平面アンテナ。
JP63015015A 1987-05-13 1988-01-26 平面アンテナ Pending JPH01190102A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/049,641 US4771330A (en) 1987-05-13 1987-05-13 Wire bonds and electrical contacts of an integrated circuit device

Publications (1)

Publication Number Publication Date
JPH01190102A true JPH01190102A (ja) 1989-07-31

Family

ID=21960900

Family Applications (2)

Application Number Title Priority Date Filing Date
JP63015015A Pending JPH01190102A (ja) 1987-05-13 1988-01-26 平面アンテナ
JP63501588A Expired - Lifetime JP2583597B2 (ja) 1987-05-13 1988-01-26 集積回路装置パッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP63501588A Expired - Lifetime JP2583597B2 (ja) 1987-05-13 1988-01-26 集積回路装置パッケージ

Country Status (8)

Country Link
US (1) US4771330A (ja)
EP (1) EP0314707B1 (ja)
JP (2) JPH01190102A (ja)
KR (1) KR890700925A (ja)
AU (1) AU606386B2 (ja)
CA (1) CA1300282C (ja)
DE (1) DE3851741T2 (ja)
WO (1) WO1988009056A1 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4987475A (en) * 1988-02-29 1991-01-22 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
US5184207A (en) * 1988-12-07 1993-02-02 Tribotech Semiconductor die packages having lead support frame
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
JP2527828B2 (ja) * 1990-02-27 1996-08-28 三菱電機株式会社 半導体パッケ―ジ
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5142450A (en) * 1991-04-12 1992-08-25 Motorola, Inc. Non-contact lead design and package
GB2257827B (en) * 1991-07-17 1995-05-03 Lsi Logic Europ Support for semiconductor bond wires
US5451813A (en) * 1991-09-05 1995-09-19 Rohm Co., Ltd. Semiconductor device with lead frame having different thicknesses
JP2970111B2 (ja) * 1991-09-19 1999-11-02 日本電気株式会社 リードフレーム、半導体装置及びその製造方法
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5801432A (en) * 1992-06-04 1998-09-01 Lsi Logic Corporation Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes
US5854085A (en) * 1992-06-04 1998-12-29 Lsi Logic Corporation Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
JPH0653277A (ja) * 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
US5561086A (en) * 1993-06-18 1996-10-01 Lsi Logic Corporation Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches
JPH0714976A (ja) * 1993-06-24 1995-01-17 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
JP2546195B2 (ja) * 1994-10-06 1996-10-23 日本電気株式会社 樹脂封止型半導体装置
KR100362504B1 (ko) * 1996-01-22 2003-01-29 앰코 테크놀로지 코리아 주식회사 칩 크기형 반도체 패키지의 제조방법
US6043100A (en) * 1996-04-19 2000-03-28 Weaver; Kevin Chip on tape die reframe process
US5901041A (en) * 1997-12-02 1999-05-04 Northern Telecom Limited Flexible integrated circuit package
JPH11233531A (ja) * 1998-02-17 1999-08-27 Nec Corp 電子部品の実装構造および実装方法
US5920112A (en) * 1998-04-07 1999-07-06 Micro Networks Corporation Circuit including a corral for containing a protective coating, and method of making same
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US7199477B1 (en) * 2000-09-29 2007-04-03 Altera Corporation Multi-tiered lead package for an integrated circuit
US6908843B2 (en) * 2001-12-28 2005-06-21 Texas Instruments Incorporated Method and system of wire bonding using interposer pads
US6768212B2 (en) * 2002-01-24 2004-07-27 Texas Instruments Incorporated Semiconductor packages and methods for manufacturing such semiconductor packages
US7164192B2 (en) * 2003-02-10 2007-01-16 Skyworks Solutions, Inc. Semiconductor die package with reduced inductance and reduced die attach flow out
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
US7323765B2 (en) * 2004-10-13 2008-01-29 Atmel Corporation Die attach paddle for mounting integrated circuit die
US7358617B2 (en) * 2004-11-29 2008-04-15 Texas Instruments Incorporated Bond pad for ball grid array package
US7378721B2 (en) * 2005-12-05 2008-05-27 Honeywell International Inc. Chip on lead frame for small package speed sensor
US8258609B2 (en) * 2007-03-21 2012-09-04 Stats Chippac Ltd. Integrated circuit package system with lead support

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE31967E (en) * 1975-07-07 1985-08-13 National Semiconductor Corporation Gang bonding interconnect tape for semiconductive devices and method of making same
US4234666A (en) * 1978-07-26 1980-11-18 Western Electric Company, Inc. Carrier tapes for semiconductor devices
JPS5624958A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Lead frame for semiconductor device
JPS577953A (en) * 1980-06-18 1982-01-16 Matsushita Electric Ind Co Ltd Semiconductor device
US4380042A (en) * 1981-02-23 1983-04-12 Angelucci Sr Thomas L Printed circuit lead carrier tape
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
EP0078606A3 (en) * 1981-11-02 1985-04-24 Texas Instruments Incorporated A semiconductor assembly with wire support
US4390598A (en) * 1982-04-05 1983-06-28 Fairchild Camera & Instrument Corp. Lead format for tape automated bonding
US4479298A (en) * 1983-07-26 1984-10-30 Storage Technology Partners Alignment apparatus and method for mounting LSI and VLSI packages to a printed circuit board
JPS6084854A (ja) * 1983-10-14 1985-05-14 Toshiba Corp 樹脂封止型半導体装置
US4672421A (en) * 1984-04-02 1987-06-09 Motorola, Inc. Semiconductor packaging and method
JPS60225450A (ja) * 1984-04-24 1985-11-09 Furukawa Electric Co Ltd:The 半導体装置の製造法
US4663650A (en) * 1984-05-02 1987-05-05 Gte Products Corporation Packaged integrated circuit chip
US4701781A (en) * 1984-07-05 1987-10-20 National Semiconductor Corporation Pre-testable semiconductor die package
JPS61166501A (ja) * 1985-01-18 1986-07-28 Yoshio Morita 水溶液反応による二酸化チタン光学薄膜の形成方法
JPS622626A (ja) * 1985-06-28 1987-01-08 Nec Corp 半導体装置
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method

Also Published As

Publication number Publication date
JP2583597B2 (ja) 1997-02-19
CA1300282C (en) 1992-05-05
JPH01503184A (ja) 1989-10-26
AU606386B2 (en) 1991-02-07
DE3851741T2 (de) 1995-02-02
WO1988009056A1 (en) 1988-11-17
KR890700925A (ko) 1989-04-28
DE3851741D1 (de) 1994-11-10
EP0314707B1 (en) 1994-10-05
EP0314707A1 (en) 1989-05-10
US4771330A (en) 1988-09-13
EP0314707A4 (en) 1990-09-19
AU1187488A (en) 1988-12-06

Similar Documents

Publication Publication Date Title
JPH01190102A (ja) 平面アンテナ
US4464663A (en) Dual polarized, high efficiency microstrip antenna
CN113454922B (zh) 不使用双工器的带有4个端口具有辐射元件阵列的基站天线
US11177565B2 (en) Simplified multi-band multi-beam base-station antenna architecture and its implementation
JP3716919B2 (ja) マルチビームアンテナ
TW508867B (en) Dual-beam antenna aperture
CN105474462B (zh) 一种混合结构双频双波束三列相控阵天线
US5457465A (en) Conformal switched beam array antenna
WO1994013031A1 (fr) Appareil a antenne multilobe
US3868695A (en) Conformal array beam forming network
CN106602265A (zh) 波束成形网络及其输入结构、输入输出方法及三波束天线
US5017931A (en) Interleaved center and edge-fed comb arrays
US9368877B2 (en) Multi-array antenna
JP2001358531A (ja) 能動寄生素子を有する位相調整アレイ・アンテナ
US11108169B2 (en) Base station antenna
JPS5999803A (ja) スイ−プビ−ムアレイアンテナの給電装置
US3952310A (en) Crossed dipole and slot antenna in pyramid form
US7466287B1 (en) Sparse trifilar array antenna
US12027758B2 (en) Narrow MIMO side-by-side arrays using complimentary array arrangement
US12334628B2 (en) Narrow MIMO side-by-side arrays using complimentary array arrangement
JPS61150504A (ja) アンテナ装置
CN206003971U (zh) 波束成形网络及其输入结构、三波束天线
JPS6022844B2 (ja) アレイアンテナ
KR101736459B1 (ko) 방사 패턴의 합성을 위한 배열 안테나, 및 이를 포함하는 레이더 감지기
JPH11355027A (ja) アレーアンテナ