JPH01503184A - 集積回路装置パッケージ - Google Patents
集積回路装置パッケージInfo
- Publication number
- JPH01503184A JPH01503184A JP88501588A JP50158888A JPH01503184A JP H01503184 A JPH01503184 A JP H01503184A JP 88501588 A JP88501588 A JP 88501588A JP 50158888 A JP50158888 A JP 50158888A JP H01503184 A JPH01503184 A JP H01503184A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- device package
- die
- circuit device
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/464—Additional interconnections in combination with leadframes
- H10W70/466—Tape carriers or flat leads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Variable-Direction Aerials And Aerial Arrays (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
集積回路装置のワイヤボンド及び電気的コンタクト同時係属出願の引用
1987年1月28日頃に出願した本願譲受人へ譲渡されているV、に、 5a
hakian等の「集積回路用支持組立体(Support Assembjl
y for Integrated C1rcuits)Jという名称の同時
係属の米国特許出願(代理人ドケット番号M−423)において、集積回路(I
C)装置用の支持組立体が開示されている。その特許出願は、剛性のリードフレ
ームと、IC装置のポンディングパッドへ及び外部回路への接続のための内側及
び外側リードフィンガを持った薄い可撓性テープ状構成体で形成された複合支持
紐゛ 立体を有するICパッケージを記載している。本願発明は、ここに引用に
よって導入される上記特許出願において開示される構成体に対して適用可能なも
のである。
本発明は、IC装置に関するものでありで、更に詳細には、集積回路のワイヤ接
続の形成に関するものである。
従来技術の説明
IC装置を製造する場合、ダイ上に回路要素を形成し、且つICダイ組立体を典
型的にエポキシ接着剤によってダイ取付パッドへ接合させる。導電性要素又はフ
ィンガ及び/又はダイ取付パッドと共にボンディングすることによって、電気的
リードワイヤがIC装置のコンタクトポイントヘボンドされる。
次いで、これらのリードワイヤは、データ及び制御信号を処理するための外部回
路へ結合される。
ICダイをダイ取付パッドへ取付ける場合、樹脂から形成されるエポキシ接着剤
は、流動する傾向があり、ダイ及びパッドの接合部の区域を越えてパッドの表面
に沿って流れる場合がある。この樹脂の流れは、リードワイヤを導電性ダイ取付
パッドへ適切にボンドさせることを困難としている。従来技術のプロセスにおい
ては、接着剤物質を供給する間接着剤物質の付与を厳格に制御することが必要で
ある。
更に、該接着剤の化学的特定に関しての制限が課される。その結果、リードワイ
ヤボンディングの問題は時間がかかり且つコスト高なものとなる。
ワイヤ接続を形成することに関連する付加的な問題は、リードワイヤをリードフ
ィンガヘボンディングする間に発生することのあるダイ取付パッドへの電気的短
絡が発生する可能性があることであり、それは極めて高度の注意を必要とし且つ
生産中にテストを行なうことを必要とする。ダイ取付パッドは、例えば銅などの
ような導電性物質から形成されている。リードフィンガヘボンディングされた場
合に絶縁されていないリードワイヤは、導電性のダイ取付パッドと不本意にコン
タクトを形成することがあり、その際に電気的短絡状態を発生させる。
又、IC装置の大量生産の場合、自動化したボンディング装置によって多数のリ
ードワイヤが電気的コンタクトポイント及びポンディングパッドへ接続される。
従来の生産技術は、リード区域を視覚的に指定するためにオペレータに依存して
おり、且つボンディング物質を供給するためのキャピラリイを持ったボンダ(ボ
ンディング)装置によってボンディングすべきコンタクトポイントの整合を与え
るためにコンピュータに依存していた。IC装置に使用されるリードワイヤの数
が著しく増加し且つIC装置の構成要素間に与えられる寸法及び空間が著しく制
限された結果、リードワイヤは極めて密接して離隔されざるを得ず、従って誤っ
た接続や電気的短絡を回避するために非常に正確で且つ精密なボンディングが必
要とされている。従って、ボンディングプロセスの間に、IC組立体のダイ取付
パッドのボンドパッド上の電気的コンタクトポイントに対してボンダ装置のキャ
ピラリイを精密に整合させることが必要である。
更に、前述した同時係属米国特許出願に開示されている如き複合剛性フレーム・
可撓性テープ組立体の場合、例えば214℃よりも高い温度を使用する蒸気相組
立又は加熱テストの期間中に発生することのある高温度へIC装置を露呈させる
場合に、「クラムシェル(cl)am 5hej!I)J効果が発生することが
観察されている。このクラムシェル効果は、IC組立体のリードフィンガ又はワ
イヤを湾曲乃至は分離させ、IC装置の平坦的な要素に歪みを発生させ、その装
置を使用不能なものとさせる。
生産プロセスの結果として発生することのある別の問題は、フレーム及びテープ
組立体のリードフィンガを固定するカプトン(Kapton)層の剥離である。
前述した同時係属特許出願に開示されている構成を組込んだIC装置の製造の場
合に、例えばカプトン(Kapton)(デュポンコーポレーションの製品)な
どのような物質からなる絶縁性膜を可撓性テープ状構成体の上に付着させる。こ
のカプトン膜は、テープ状構成体に形成された薄い可撓性導電性リードを保持す
べく機能し、且つ該リードを互いに電気的に絶縁させる。カプトン物質は、湿気
が存在すると脆弱性となる。又、カプトンの連続的な膜は、テープ状構成体から
剥離する傾向を持っている。
要約
本発明の目的は、集積回路組立体の電気的リードの組立体に関連する問題を実効
的に解消した集積回路(IC)組立体を提供することである。
本発明の別の目的とするところは、IC組立体のボンドパッドの電気的コンタク
トポイントとICチップとの間のリードワイヤのボンディングを容易としたIC
装置を提供することである。
別の目的とするところは、ダイ取付パッドへの電気的リードの電気的短絡を実効
的に最小とさせたIC装置を提供すること゛である。
更に別の目的とするところは、IC装置を高温度に露呈させた場合に発生するこ
とのある構造的歪みを回避させたIC装置を提供することである。
本発明の1特徴によれば、絶縁性物質から形成さ成体を取り囲む。このダムは、
ICダイをダイ取付パッドへ取付けるために使用されるエポキシ接着剤の樹脂の
流れを制限し、且つ該樹脂は該ダムと該ダイとの間に形成される空洞内に閉込め
られる。
本発明の別の特徴は、ボンドワイヤが導電性ダイ取付パッドから離隔した状態を
確保するための絶縁体隆起部を設けることであり、それにより電気的短絡を排除
している。
本発明の付加的な特徴は、可撓性テープ状構成体上の特定した位置に認識パター
ンを設けることである。このパターンは、例えば、光学的センサによって検知さ
れ、コンピュータによって動作されるボンダへ送られる信号を発生し、該ボンダ
はIC組立体のボンドパッド上の電気的接続点と正確に整合される。
本発明の別の特徴は、複合フレーム及びテープ組立体のリードフィンガが確実に
保持されることを確保するために、カプトン屡の間の空洞内に介装される絶縁性
モールド物質を設けることである。
図面の説明
本発明を図面に沿って詳細に説明する。
第1図は上述した米国特許出願において開示されている如きICチップ用の支持
組立体の上部平面図、第2図は引用した米国特許出願において開示されているよ
うな可撓性テープ状構成体及び剛性リードフレーム組立体を組込んだICチップ
用の支持組立体の拡大側面断面図、
第3a図乃至第3b図は、本発明構成体において具現化されたダム及びウェッジ
構成体を示した該支持組立体の分解した部分の断面側面図、第4図は本発明にお
いて使用される如きダム及びウェッジ構成体及び更に認識パターンを組込んだI
Cチップ用の支持組立体の拡大断面図、第5図は本発明に基づいて支持組立体の
リードフィンガを固定するためにカプトン物質間の空洞内にモールド化合物を使
用する特徴を組込んだICチップ用の支持組立体の一部の断面図、
第6図は本発明の新規な特徴を組込んだフレーム及びテープ組立体を具備するパ
ッケージの代表的な断面図、である。
図面全体に渡り、同様の数字は同様の要素を示している。
発明の詳細な説明
第1図及び第2図を参照すると、IC組立体は、ダイ取付パッド22へ装着され
ているICチップ10を有している。ボンドワイヤ18は、一端部がICチップ
装置の表面へ接続されており、且つ他端部がリードフィンガ16へ接続されてい
る。リードフィンガ16の外側部分24は、包囲するパッケージ32から延在し
てパッケージリード28を提供するリードボンド26と電気的コンタクトをして
いる。
パッケージリード28は、外部回路によって設けられる導電性リード又はワイヤ
へ接続することが可能である。このように、集積回路は、ICパッケージを介し
て外部回路への導電性経路を有しており、データ信号の転送及び交換を行なう。
ICダイ10を従来の半導体技術を使用してダイ取付パッド22へ取付ける場合
、樹脂で形成されるエポキシ接着剤が使用される。公知の如く、該エポキシ内の
樹脂は、ダイとパッドとを接合するプロセスの間に流動する傾向を有している。
該樹脂は、例えば第3a図及び第3b図におけるリード46及び48などのよう
なワイヤリードがボンドされる多数の電気的コンタクトポイントを持ったボンド
チャン 。
ネル44へ向けて流れる傾向を有している。ワイヤ46は、ダイ取付パッドから
内側リードフィンガ16及び従ってICダイ取付パッドへ電圧を供給するための
外部制御装置への接続を与える。ワイヤ48は、ダイ取付パッドからICチップ
10への接続を提供し、その際に、該IC装置はダイ取付パッドの極性を制御す
る。しかしながら、接着剤から流れる樹脂が存在することは、不可能ではないに
しても、下方ボンド区域内の電気的コンタクトポイントとワイヤリードとの間の
ボンドを確実に行なうことを困難としている。
ダイ取付パッドの下方ボンドチャンネル44へエポキシ接着剤が流動することに
よる樹脂の悪影響を回避するために、N! 3 a図に示した如く、ICダイ1
0を取り囲むダム42が設けられる。このダムは、ダイ取付パッドの表面上に形
成され、且つICダイの周辺部と近接して離隔されている。このダムは、好適に
は、絶縁性物質であるカプトン(Kapt。
n)(デュポン社の商標)から形成される。この絶縁性のカプトン物質は、連続
的な璧乃至は障壁を形成し、且つダイ取付パッドの表面に渡っての樹脂の流れを
阻止し且つ該樹脂をIC装置10と該ダムとの間に閉込めるべく効果的に作用す
る。その結果、リードワイヤを下方ボンドチャンネルにおけるダイ取付パッドへ
取付ける場合、樹脂はワイヤリード4゛ 6の端部をパッド22の表面上のコン
タクトポイントへ取付ける場合又はワイヤリード48の場合においても干渉する
ことがない。
本発明の別の特徴によれば、ダイ取付パッド22とリードフィンガ16との間に
ウェッジ52が設けられており、従ってリードフィンガ16へのIC装置10か
らのリードワイヤ50はダイ取付パッド22ヘコンタクトすることが阻止されて
いる。第3c図及び第3d図に図示した如く、ウェッジ52は、パッド22とリ
ードフィンガ16との間の区域に形成されており、且つパッドからのワイヤ50
の所望の離隔を維持すべく位置決めされている。ウェッジ52は、カプトン又、
は所望のウェッジ形状を形成することが可能な任意の絶縁性物質から形成するこ
とが可能である。
第4図を参照すると、認識パターン54がテープ状構成体14の角部に組込まれ
ており、自動化したX−Yボンダによって内側リードフィンガ16へIC装置を
正確にボンディングするために下方ボンドチャンネル及びコンタクトポイント5
8の電気的コンタクトポイント56を整合することを可能としている。ボンディ
ングワイヤ物質が排出されるボンダのキャビラリイをワイヤリードが非常に正確
に接続されるべきコンタクトポイントへ整合させることが必要であるので、この
認識パターンは精密な整合を可能とするためのターゲットとして作用する。この
認識パターンは、離隔させた幾何学的要素からなる対を設けることによって特徴
づけられており、該対は本実施例においては矩形状に示されており、それらはテ
ープ状構成体14の金属層状に特定したデザインをエツチングすることによって
形成される。一つの対の離隔した要素は、第一軸を画定し、且つ第二対の離隔し
た要素は前記第一軸とは異なった軸を画定する。これらの離隔した要素は、同一
直線上にあり且つ一つの軸又は方向に沿って整合されている要素を包含しており
、且つ該第−軸に対して好適には90度をなす第二の軸に沿って整合されている
少なくとも2個のその他の同一直線上の構成要素を包含している。光学的スキャ
ナが、該認識パターンの一対の構成要素のエツジ即ち端部によって与えられる直
線方向に沿ってスキャンし、且つ該エツジが正確な整合でスキャンされなかった
場合、エラー信号が発生されコンピュータへ供給される。次いで、コンピュータ
は、自動化したボンダのX−Y位置を調節し、それをボンドされるべきコンタク
トポイントに関連して適切に整合させる。
第4図及び第5図は、ICテープ構成体及びフレーム組立体のワイヤリードに関
連する本発明の別の特徴を示している。テープ組立体の製造の場合、好適にはカ
プトンから形成される絶縁性膜6oをテープ状構成体14の上に付着させて、薄
い可撓性のリードフィンガ16を固定し且つここのリード間の絶縁を与える。絶
縁性膜60をエツチングして、絶縁性カプトン膜の残存するエツチングされてい
ない部分の間に介在される空洞62を形成する。テープ14とフレーム12と空
洞を具備するエツチングしたカプトン膜を有する組立体を、半導体業界において
公知な如く、プラスチックパッケージ32内に収納させる。 本発明に則り、
エポキシモールド化合物をパッケージモールドの穴を介して強制的に供給してプ
ラスチックパッケージを形成する。このモールド化合物はカプトン部分の間の空
洞内に流入する。
このモールド化合物は、各導電性リードの周りを効果的にロックして、電気的絶
縁性を与え且つ薄い可撓性のリードフィンガを堅固に所定位置に固定する。
このエポキシモールド化合物の使用は、湿気の浸透を効果的に低下させ、且つ該
カプトンは湿気に対して敏感であり且つ脆性となる傾向があることが知られてい
るので、該モールド化合物の部分的置換は、カプトンの連続的な完全な層の場合
に遭遇していた問題を最小としている。更に、カプトンの連続的膜の場合に発生
することのある剥離の問題は実質的に解消されている。更に、空洞をモールド化
合物で充填させることによって、クラムシェル効果の悪影響が減少されている。
FIG、 1
0G、 2
FIG、 3A
FIG、 3C
FIG、 4
0G、 5
国際調査報告
Claims (1)
- 【特許請求の範囲】 1.その上に集積回路が形成される集積回路ダイ、前記ダイをパッドへ接合する 場合に流動することのある樹脂を持ったエポキシ接着剤によって前記集積回路ダ イを接合させるダイ取付パッド、前記パッド上に構成され且つ前記樹脂の流れを 閉込めるために前記ダイを取り囲んで設けられたダム、を有する集積回路装置パ ッケージ。 2.請求範囲第1項において、前記ダムが絶縁性物質から構成されている集積回 路装置パッケージ。 8.請求範囲第1項において、前記ダムがカプトン(Kapton)から構成さ れている集積回路装置パッケージ。 4.内側リードフィンが及び外側リードフィンガを持った比較的薄い可撓性テー プ状構成体、前記外側リードフィンガへ接続され且つそれと整合された内側リー ドを持っており前記構成体に接合された剛性リードフレーム、その上に集積回路 が形成される集積回路ダイ、前記構成体内に設けられており前記集積回路ダイが 接合されるダイ取付パッド、前記集積回路ダイと前記リードフィンガとに接続さ れたワイヤリード、前記ワイヤと前記パッドとのコンタクトを防止するために前 記ワイヤリードを前記ダイ取付パッドから離隔させるために前記パッド上に形成 された隆起型ストリップ、を有する集積回路装置パッケージ。 5.請求範囲第4項において、前記隆起型ストリップがカプトン(Kapton )から形成されている集積回路装置パッケージ。 6.請求範囲第4項において、前記テープ状構成体の上に形成された認識パター ンを有する集積回路装置パッケージ。 7.請求範囲第6項において、前記認識パターンが、各対が第一及び第二の軸を 画定するべく同一直線上にある構成要素を持っている離隔した要素からなる対を 有している集積回路装置パッケージ。 8.請求範囲第7項において、前記第一軸が前記第二軸に対して実質的に直交し ている集積回路装置パッケージ。 9.請求範囲第7項において、前記離隔した要素が矩形状であり且つ前記矩形の 側部が前記第一及び第二軸に沿って整合されている集積回路装置パッケージ。 10.請求範囲第4項において、前記テープ状構成体の上に付着された絶縁膜を 有しており、前記膜がその中に形成された空洞を有しており、且つ前記空洞内に エポキシモールド化合物が閉込められている集積回路装置パッケージ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/049,641 US4771330A (en) | 1987-05-13 | 1987-05-13 | Wire bonds and electrical contacts of an integrated circuit device |
| US49,641 | 1987-05-13 | ||
| US049,641 | 1987-05-13 | ||
| PCT/US1988/000235 WO1988009056A1 (en) | 1987-05-13 | 1988-01-26 | Wire bonds and electrical contacts of an integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01503184A true JPH01503184A (ja) | 1989-10-26 |
| JP2583597B2 JP2583597B2 (ja) | 1997-02-19 |
Family
ID=21960900
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015015A Pending JPH01190102A (ja) | 1987-05-13 | 1988-01-26 | 平面アンテナ |
| JP63501588A Expired - Lifetime JP2583597B2 (ja) | 1987-05-13 | 1988-01-26 | 集積回路装置パッケージ |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63015015A Pending JPH01190102A (ja) | 1987-05-13 | 1988-01-26 | 平面アンテナ |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US4771330A (ja) |
| EP (1) | EP0314707B1 (ja) |
| JP (2) | JPH01190102A (ja) |
| KR (1) | KR890700925A (ja) |
| AU (1) | AU606386B2 (ja) |
| CA (1) | CA1300282C (ja) |
| DE (1) | DE3851741T2 (ja) |
| WO (1) | WO1988009056A1 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4987475A (en) * | 1988-02-29 | 1991-01-22 | Digital Equipment Corporation | Alignment of leads for ceramic integrated circuit packages |
| US5184207A (en) * | 1988-12-07 | 1993-02-02 | Tribotech | Semiconductor die packages having lead support frame |
| US4916519A (en) * | 1989-05-30 | 1990-04-10 | International Business Machines Corporation | Semiconductor package |
| US5299730A (en) * | 1989-08-28 | 1994-04-05 | Lsi Logic Corporation | Method and apparatus for isolation of flux materials in flip-chip manufacturing |
| US5227663A (en) * | 1989-12-19 | 1993-07-13 | Lsi Logic Corporation | Integral dam and heat sink for semiconductor device assembly |
| US5175612A (en) * | 1989-12-19 | 1992-12-29 | Lsi Logic Corporation | Heat sink for semiconductor device assembly |
| JP2527828B2 (ja) * | 1990-02-27 | 1996-08-28 | 三菱電機株式会社 | 半導体パッケ―ジ |
| US5173766A (en) * | 1990-06-25 | 1992-12-22 | Lsi Logic Corporation | Semiconductor device package and method of making such a package |
| US5399903A (en) * | 1990-08-15 | 1995-03-21 | Lsi Logic Corporation | Semiconductor device having an universal die size inner lead layout |
| US5168345A (en) * | 1990-08-15 | 1992-12-01 | Lsi Logic Corporation | Semiconductor device having a universal die size inner lead layout |
| US5142450A (en) * | 1991-04-12 | 1992-08-25 | Motorola, Inc. | Non-contact lead design and package |
| GB2257827B (en) * | 1991-07-17 | 1995-05-03 | Lsi Logic Europ | Support for semiconductor bond wires |
| US5451813A (en) * | 1991-09-05 | 1995-09-19 | Rohm Co., Ltd. | Semiconductor device with lead frame having different thicknesses |
| JP2970111B2 (ja) * | 1991-09-19 | 1999-11-02 | 日本電気株式会社 | リードフレーム、半導体装置及びその製造方法 |
| US5434750A (en) * | 1992-02-07 | 1995-07-18 | Lsi Logic Corporation | Partially-molded, PCB chip carrier package for certain non-square die shapes |
| JPH0653277A (ja) * | 1992-06-04 | 1994-02-25 | Lsi Logic Corp | 半導体装置アセンブリおよびその組立方法 |
| US5854085A (en) * | 1992-06-04 | 1998-12-29 | Lsi Logic Corporation | Multi-layer tab tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same |
| US5801432A (en) * | 1992-06-04 | 1998-09-01 | Lsi Logic Corporation | Electronic system using multi-layer tab tape semiconductor device having distinct signal, power and ground planes |
| US5340772A (en) * | 1992-07-17 | 1994-08-23 | Lsi Logic Corporation | Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die |
| US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
| US5561086A (en) * | 1993-06-18 | 1996-10-01 | Lsi Logic Corporation | Techniques for mounting semiconductor dies in die-receiving areas having support structure having notches |
| JPH0714976A (ja) * | 1993-06-24 | 1995-01-17 | Shinko Electric Ind Co Ltd | リードフレーム及び半導体装置 |
| US5438477A (en) * | 1993-08-12 | 1995-08-01 | Lsi Logic Corporation | Die-attach technique for flip-chip style mounting of semiconductor dies |
| US5388327A (en) * | 1993-09-15 | 1995-02-14 | Lsi Logic Corporation | Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package |
| US5455387A (en) * | 1994-07-18 | 1995-10-03 | Olin Corporation | Semiconductor package with chip redistribution interposer |
| JP2546195B2 (ja) * | 1994-10-06 | 1996-10-23 | 日本電気株式会社 | 樹脂封止型半導体装置 |
| KR100362504B1 (ko) * | 1996-01-22 | 2003-01-29 | 앰코 테크놀로지 코리아 주식회사 | 칩 크기형 반도체 패키지의 제조방법 |
| US6043100A (en) * | 1996-04-19 | 2000-03-28 | Weaver; Kevin | Chip on tape die reframe process |
| US5901041A (en) * | 1997-12-02 | 1999-05-04 | Northern Telecom Limited | Flexible integrated circuit package |
| JPH11233531A (ja) * | 1998-02-17 | 1999-08-27 | Nec Corp | 電子部品の実装構造および実装方法 |
| US5920112A (en) * | 1998-04-07 | 1999-07-06 | Micro Networks Corporation | Circuit including a corral for containing a protective coating, and method of making same |
| US6258629B1 (en) * | 1999-08-09 | 2001-07-10 | Amkor Technology, Inc. | Electronic device package and leadframe and method for making the package |
| US7199477B1 (en) * | 2000-09-29 | 2007-04-03 | Altera Corporation | Multi-tiered lead package for an integrated circuit |
| US6908843B2 (en) * | 2001-12-28 | 2005-06-21 | Texas Instruments Incorporated | Method and system of wire bonding using interposer pads |
| US6768212B2 (en) * | 2002-01-24 | 2004-07-27 | Texas Instruments Incorporated | Semiconductor packages and methods for manufacturing such semiconductor packages |
| US7164192B2 (en) * | 2003-02-10 | 2007-01-16 | Skyworks Solutions, Inc. | Semiconductor die package with reduced inductance and reduced die attach flow out |
| WO2004097896A2 (en) * | 2003-04-26 | 2004-11-11 | Freescale Semiconductor, Inc. | A packaged integrated circuit having a heat spreader and method therefor |
| US7323765B2 (en) * | 2004-10-13 | 2008-01-29 | Atmel Corporation | Die attach paddle for mounting integrated circuit die |
| US7358617B2 (en) * | 2004-11-29 | 2008-04-15 | Texas Instruments Incorporated | Bond pad for ball grid array package |
| US7378721B2 (en) * | 2005-12-05 | 2008-05-27 | Honeywell International Inc. | Chip on lead frame for small package speed sensor |
| US8258609B2 (en) * | 2007-03-21 | 2012-09-04 | Stats Chippac Ltd. | Integrated circuit package system with lead support |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225450A (ja) * | 1984-04-24 | 1985-11-09 | Furukawa Electric Co Ltd:The | 半導体装置の製造法 |
| JPS622626A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | 半導体装置 |
| JPS6242241B2 (ja) * | 1985-01-18 | 1987-09-07 | Yoshio Morita |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE31967E (en) * | 1975-07-07 | 1985-08-13 | National Semiconductor Corporation | Gang bonding interconnect tape for semiconductive devices and method of making same |
| US4234666A (en) * | 1978-07-26 | 1980-11-18 | Western Electric Company, Inc. | Carrier tapes for semiconductor devices |
| JPS5624958A (en) * | 1979-08-07 | 1981-03-10 | Nec Kyushu Ltd | Lead frame for semiconductor device |
| JPS577953A (en) * | 1980-06-18 | 1982-01-16 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| US4380042A (en) * | 1981-02-23 | 1983-04-12 | Angelucci Sr Thomas L | Printed circuit lead carrier tape |
| US4496965A (en) * | 1981-05-18 | 1985-01-29 | Texas Instruments Incorporated | Stacked interdigitated lead frame assembly |
| EP0078606A3 (en) * | 1981-11-02 | 1985-04-24 | Texas Instruments Incorporated | A semiconductor assembly with wire support |
| US4390598A (en) * | 1982-04-05 | 1983-06-28 | Fairchild Camera & Instrument Corp. | Lead format for tape automated bonding |
| US4479298A (en) * | 1983-07-26 | 1984-10-30 | Storage Technology Partners | Alignment apparatus and method for mounting LSI and VLSI packages to a printed circuit board |
| JPS6084854A (ja) * | 1983-10-14 | 1985-05-14 | Toshiba Corp | 樹脂封止型半導体装置 |
| US4672421A (en) * | 1984-04-02 | 1987-06-09 | Motorola, Inc. | Semiconductor packaging and method |
| US4663650A (en) * | 1984-05-02 | 1987-05-05 | Gte Products Corporation | Packaged integrated circuit chip |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4754317A (en) * | 1986-04-28 | 1988-06-28 | Monolithic Memories, Inc. | Integrated circuit die-to-lead frame interconnection assembly and method |
-
1987
- 1987-05-13 US US07/049,641 patent/US4771330A/en not_active Expired - Lifetime
-
1988
- 1988-01-26 EP EP88901390A patent/EP0314707B1/en not_active Expired - Lifetime
- 1988-01-26 JP JP63015015A patent/JPH01190102A/ja active Pending
- 1988-01-26 JP JP63501588A patent/JP2583597B2/ja not_active Expired - Lifetime
- 1988-01-26 WO PCT/US1988/000235 patent/WO1988009056A1/en not_active Ceased
- 1988-01-26 AU AU11874/88A patent/AU606386B2/en not_active Ceased
- 1988-01-26 DE DE3851741T patent/DE3851741T2/de not_active Expired - Fee Related
- 1988-05-11 CA CA000566450A patent/CA1300282C/en not_active Expired - Lifetime
- 1988-12-28 KR KR1019880701746A patent/KR890700925A/ko not_active Withdrawn
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60225450A (ja) * | 1984-04-24 | 1985-11-09 | Furukawa Electric Co Ltd:The | 半導体装置の製造法 |
| JPS6242241B2 (ja) * | 1985-01-18 | 1987-09-07 | Yoshio Morita | |
| JPS622626A (ja) * | 1985-06-28 | 1987-01-08 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR890700925A (ko) | 1989-04-28 |
| CA1300282C (en) | 1992-05-05 |
| JPH01190102A (ja) | 1989-07-31 |
| US4771330A (en) | 1988-09-13 |
| DE3851741D1 (de) | 1994-11-10 |
| AU1187488A (en) | 1988-12-06 |
| AU606386B2 (en) | 1991-02-07 |
| EP0314707A1 (en) | 1989-05-10 |
| EP0314707A4 (en) | 1990-09-19 |
| DE3851741T2 (de) | 1995-02-02 |
| EP0314707B1 (en) | 1994-10-05 |
| JP2583597B2 (ja) | 1997-02-19 |
| WO1988009056A1 (en) | 1988-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2583597B2 (ja) | 集積回路装置パッケージ | |
| US4355463A (en) | Process for hermetically encapsulating semiconductor devices | |
| US9048352B2 (en) | Solid image-pickup device with flexible circuit substrate | |
| US6343019B1 (en) | Apparatus and method of stacking die on a substrate | |
| JP2816239B2 (ja) | 樹脂封止型半導体装置 | |
| CN100468715C (zh) | 半导体元件的连接结构、布线衬底及半导体装置 | |
| KR930004246B1 (ko) | 수지밀봉형 반도체장치 | |
| US5309322A (en) | Leadframe strip for semiconductor packages and method | |
| WO1998033217A1 (fr) | Dispositif a semi-conducteur et procede pour produire ce dispositif | |
| JPH03503342A (ja) | 半導体装置パッケージ及びその製造方法 | |
| JPS6394645A (ja) | 電子装置 | |
| US4470507A (en) | Assembly tape for hermetic tape packaging semiconductor devices | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| KR20170028378A (ko) | 홀 센서의 제조 방법 및 홀 센서와 렌즈 모듈 | |
| JPH11176885A (ja) | 半導体装置及びその製造方法、フィルムキャリアテープ、回路基板並びに電子機器 | |
| EP0517198B1 (en) | Thin film magnetic head structure and methods of fabricating the same | |
| EP0474224B1 (en) | Semiconductor device comprising a plurality of semiconductor chips | |
| JPS62260343A (ja) | 半導体装置 | |
| JP2782870B2 (ja) | リードフレーム | |
| JP2771567B2 (ja) | 混成集積回路 | |
| JPH1197580A (ja) | 半導体装置および集積半導体装置 | |
| JPS5930535Y2 (ja) | 半導体装置 | |
| JPH08250624A (ja) | 半導体装置およびその製造方法 | |
| JPH06105729B2 (ja) | キヤリアテープ | |
| JPH0661371A (ja) | 半導体装置 |