JPH01192060A - レーダビデオ記録再生用信号変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、パルスレーダ等のレーダビデオを記録し再生
する装置に関し、特にテレビジョン用のビデオ信号（Ｔ
Ｖビデオ信号）を記録し再生する目的で広く市販されて
いるビデオ・テープ・レコーダ（ＶＴＲ）を有効に使用
してレーダビデオ信号を簡易に記録し再生するレーダビ
デオ記録再生用信号変換回路に関する。

（従来の技術） 第７図は一般的なレーダの基本的な構成を示すブロック
図である６本図において、２１はアンテナ、２２は送受
信機、２３は指示装置である１港湾や空港などで地域の
監視に広く用いられるのはパルスレーダである。パルス
レーダでは、送受信機２２から高周波パルスをアンテナ
２１に供給し、アンテナ２１゜によりその高周波パルス
を電波として空中に放射する。その電波は船舶、航空機
、陸地などの物標で反射され、アンテナ２１を介して送
受信１１！２２で受信される。送受信＠２２は受信した
高周波信号をビデオ信号に変換し、このビデオ信号を指
示装置２３に供給する。指示装置２３はそめビデオ信号
を輝度に変換し、ＣＲＴ’（陰極線管）からなる表示画
面に物標のビデオを表示する。

第８図は指示装置２３がＰ　Ｐ　Ｉ　（Ｐｌａｎ　Ｐｏ
５ｉｔｉｏｎｌｎｄ　１ｃａｔｏｒ）である場合におけ
る表示画面に表示されるビデオの例を示す図である０本
図は船舶２７に搭載されたレーダで得られるＰＰＩ表示
の例を示し、２６は掃引線、２８ａ〜２８ｅは船舶のビ
デオ、２９は陸地のビデオである。

送受信機２２から送信する高周波パルスのパルス幅は監
視しようとする距離に応じて選ばれる。

日本国内においては、その送信高周波パルスの幅（以下
、単に送信パルス幅と記す）として、近距Ｍ　（０，７
５〜３ＮＨ）用では０．１μｓｅｃ、中距離（６〜１２
ＮＭ）用では０．５　ｐｓｅｃ、遠距離（２４〜４８Ｎ
Ｍ）用では１．　ＯＪＩｓｅｃが用いられることが多い
、ことで、ＮＭは海上マイルのことで、ＩＮＮは１８５
２ｍ　（メートル）である。

このように、レーダにおいては狭いパルスで電波を放射
するのは、ビデオ信号の距離分解能は送信パルス幅が狭
いほど高いからである。送信パルス幅が狭いから、送受
信機２２から指示装置２３に与えられるレーダビデオ信
号の周波数帯域はＴＶビデオ信号より広い。

レーダでは電波が放射されてから物標で反射されて受信
されるまでの往復時間から物標の距離を求めるので、電
波の往復時間と物標の距離とは一義的に対応しており、
Ｉ　ＮＮ＝　１２．３μＳＣＣの関係にある。いま、所
要の分解能を０．１μｓｅｃとすると、デジタル化のた
めのサンプリング周期は最長０．０５ＪＩｓｅｃとなる
。このとき、前述の近距！０．７５〜３ＮＨ域における
１掃引分のレーダビデオ信号を記憶するには、 １２．３ｘ　３÷０．０５＝　７３８ビツト　　　　　
　（１）だけの記憶容量が必要である。そこで、０．１
°の方位間隔で全周３６０°にわたってレーダビデオ信
号を記憶するには、 」ｘ　７３８　＝２，６５６，８００ビツト　　　　　
（２）０．１ だけの記憶容量が必要となる。

以上に、レーダビデオ信号をディジタル化して記憶する
方式における所要ビット数を示したが、この記憶方式で
は全周１回分だけで（２）式のビット数の記憶容量を要
するから、ＩＣメモリでレーダビデオを数時間にわたっ
て記録することは経費の点から実用的でない。

他方、アナログ信号のままで家庭用の汎用ＶＴＲでレー
ダビデオ信号を記録する方式も考えられる。第９図はＶ
ＴＲに記録されるテレビジョン信号の波形を示す図であ
る６本図に示すように、１画面分のテレビジョン信号は
第１フイールドと第２フイールドからなり、各フィール
ドの先頭には垂直同期信号Ｖ　５ＹＮＣがある。　ＶＳ
ＹＮＣは１９Ｇ、　５　＃ｓｅｃの時間幅で、その繰返
し周期は１６．５６９μｓｅｃである。

そして、各フィールドの映像信号は水平同期信号Ｈ５Ｙ
ＮＣで６３μｓｅｃごとに区切られている。

（発明が解決しようとする課題） 第９図に示すように構成されているテレビジョン信号は
レーダビデオ信号とは全く非同期である。

そこで、レーダビデオ信号を単純にＶＴＲで記録しタノ
テハ、Ｖ　５ＹＮＣ及びｌ−ＩＳＹＮＣノ期間テレーダ
ビデオ信号が失われてしまう、第１０図（ａ）はＶＴＲ
に記録しようとするレーダビデオ信号の例を示す波形図
であり、同図（ｂ）はそのＶＴＲで記録され再生された
レーダビデオ信号の例を示す波形図である。第１０図（
ｂ）では）ＩＳＹＮＣによりレーダビデオ信号が多数に
寸断されている様子を示している。

また、Ｖ　５ＹＮＣは１９０．５　ｐｓｅｃであり、こ
の期間は約１５．５ＮＨに相当し、この間のビデオ情報
が喪失されるならば、ＶＴＲは港湾監視等に利用できな
い。

他方、周波数帯域に関してもレーダビデオ信号をＶＴＲ
で記録することには問題がある。レーダビデオ信号の周
波数帯域は１０ＨＩｌｚ以上であるが、家庭用のＶＴＲ
の周波数帯域は約３．５ＭＨｚである。

そこで、第１１図（ａ）に示すレーダビデオ信号をＶＴ
Ｒで記録し再生すると、同図（ｂ）に示す如くになり、
周波数の高いビデオ信号（エコー）が失われ、船舶など
小さい物標は再生されたレーダビデオ信号ではほとんど
消えてしまう。

以上に述べたとおり、ビデオ信号の記録再生装置として
、ＩＣメモリは高価に過ぎ、家庭用の汎用ＶＴＲは再生
レーダビデオ信号の品質が劣る。

従来の記録再生装置にはこのような問題点があった。

そこで、本発明の目的は、レーダからビデオ信号を受け
、このレーダビデオ信号の周波数帯域を家庭用ＶＴＲの
周波数帯域に適合させてそのＶＴＲに供給し、該ＶＴＲ
から再生されるＴＶビデオ信号化された信号を受けて元
のレーダビデオ信号を高品質に再生するレーダビデオ記
録再生用信号変換回路の提供にある。

（課題を解決するための手段） 前述の課題を解決するために本発明が提供する手段は、
レーダから出力されるレーダビデオ信号の周波数帯域を
圧縮し、周波数帯域が圧縮されたレーダビデオ信号をビ
デオテープレコーダに記録させ、そのビデオテープレコ
ーダで再生されたレーダビデオ信号を処理して、該再生
レーダビデオ信号に含まれている垂直同期信号および水
平同期信号の部分のレーダビデオ情報を補間したレーダ
ビデオ信号を生成するレーダビデオ記録再生用信号変換
回路において、 前記レーダから出力されるレーダビデオ信号をデジタル
信号に変換する第１のＡ／Ｄ変換器と、前記レーダの送
信トリガーパルスに同期して切り換わる第１乃至第４の
スイッチと、 前記第１のスイッチにより切り換えられて前記第１のＡ
／Ｄ変換器の出力を交互に入力し、前記第２のスイッチ
により切り換えられて交互に入力される第１のライトク
ロックに同期して前記第１のＡ／Ｄ変換器の出力を書き
込み、前記第３のスイッチにより切り換えられて交互に
入力される第１のリードクロックに同期して最先に書き
込まれているデータから順に読み出す第１及び第２のメ
モリと、 前記第４のスイッチにより切り換えられて交互に入力さ
れる前記第１及び第２のメモリの出力をアナログ信号に
変換して前記ＶＴＲに記録させる手段と、 前記ＶＴＲで再生されたレーダビデオ信号から前記送信
トリガーパルスを分離する同期分離回路と、 該再生レーダビデオ信号をデジタル信号に変換する第２
のＡ／Ｄ変換器と、 前記同期分離回路で分離された前記送信トリガーパルス
に同期して切り換わる第５及び第６のスイッチと、 前記第５のスイッチにより切り換えられて前記第２のＡ
／Ｄ変換器の出力を交互に入力し、前記第６のスイッチ
により切り換えられて交互に入力される第２のライトク
ロックに同期して前記第２のＡ／Ｄ変換器の出力を書き
込み、最先に書き込まれているデータから順に第２のリ
ードクロックに同期して読み出す第３及び第４のメモリ
と、前記第３及び第４のメモリの出力の論理和の信号を
生成する論理和回路と、 この論理和回路の出力をアナログ信号に変換する手段と
を備えてなり、 前記第１のリードクロックは前記第１のライトクロック
よりクロック周波数が低く、前記第２のリードクロック
は前記第２のライトクロックよりクロック周波数が高い
ことを特徴とする。

（実施例） 次に、実施例を挙げ、本発明を一層詳しく説明する。

第５図は本発明の一実施例のレーダビデオ記録再生用信
号変換回路を備えるレーダビデオ記録装置のブロック図
である。この実施例は本図に破線で囲んで示す部分であ
り、帯域圧縮回路１７と信号処理回路１９とからなって
いる。帯域圧縮回路１７はレーダビデオ信号１０１の周
波数帯域を約１０分の１に圧縮し、家庭用の汎用Ｖ　Ｔ
　Ｒ１８に供給する。

Ｖ　Ｔ　Ｒ１８から再生されるビデオ信号１１８はＴＶ
ビデオ信号化された信号である。ＶＴＲ再生ビデオ信号
１１８は波形図を第６図に模式的に例示するようにＨ５
ＹＮＣ及びＶ　５ＹＮＣを含んでいる。信号処理回路１
９はビデオ信号１１８を受けて、周波数帯域を約１０倍
に伸長するとともに、ビデオ信号１１８に含まれていた
Ｈ　５ＹＮＣ及びＶ　５ＹＮＣの部分を補ってレーダビ
デオ信号１１９を生成する− 第３図は第５図実施例における帯域圧縮回路１７の詳細
な構成を示すブロック図、第４図（ａ）は第３図の回路
に入力されるレーダビデオ信号１０１を例示する波形図
、第４図（ｂ）は第３図の回路におけるメモリの書き込
み読み出しタイミングを示す図である。

第３図の帯域圧縮回路は、レーダビデオ信号１０１をデ
ジタルビデオ信号１１１に変換するアナログ／デジタル
（Ａ／Ｄ）変換器１１と、デジタルビデオ信号１１１を
交互に記憶するメモリ１２及びメモリ１３と、メ毫す１
２及びメモリ１３から交互に読み出されるデジタルビデ
オ信号をアナログビデオ信号１１４に変換するデジタル
／アナログ（Ｄ／Ａ）変換器１４と、垂直同期信号Ｖ　
５ＹＮＣ及び水平同期信号Ｈ５ＹＮＣを発生する同期信
号発生回路１５と、Ｖ　５ＹＮＣ及びＨ５ＹＮＣをアナ
ログビデオ信号１１４に混合する混合器１６と、レーダ
トリガー１００に同期して切り換わるスイッチ８１〜Ｓ
、と、ライトクロック１０ａ及びリードクロック１０ｂ
をレーダトリガー１０Ｇに基づき生成するクロック発生
回路１０とを備えてなる。

メモリ１２及びメモリ１３は半導体集積回路からなるＦ
ＩＦＯメモリであり、１走査分のデジタルビデオ信号１
１１を交互に記憶する。メモリ１２にデジタルビデオ信
号１１１を書き込んでいるレーダ周期Ｌｔにはメモリ１
３からビデオ信号を読み出す（第４図（ｂ））、書き込
みのタイミングは２０ＨＨ２のライトクロック１０ａで
与えられ、晩み出しのタイミングは２８Ｈ２のリードク
ロック１０ｂで与えられる。

そこで、Ｄ／Ａ変換器１４から出力されるビデオ信号１
１４の周波数帯域はレーダビデオ信号１０１の周波数帯
域の１０分の１に圧縮されている。

なお、Ａ／Ｄ変換器１１はライトクロック１０ａに同期
して作動し、Ｄ／Ａ変換器１４はリードクロッ゛り１０
ｂに同期して作動する。そこで、Ａ／Ｄ変換およびＤ／
Ａ変換と、メモリ１２及びメモリ１３における書き込み
及び読み出しとは同期して行われるから、第３図の帯域
圧縮回路においてレーダビデオ情報の一部が失われるこ
とはない。

第１図は第５図の実施例における信号処理回路１９の詳
細な構成を示すブロック図、第２図（ａ）は第１図の信
号処理回路における同期分離回路１でＶＴＲ再生ビデオ
信号１１８から分離されるレーダトリガー（プレイバッ
クトリガーと通称される）１２０を示すタイミング図、
第２図（ｂ）及び（ｃ）は第１図の信号処理回路におけ
るメモリ３及びメモリ４の書き込み（ライト）及び読み
出しくリード）のタイミングを示す図である。

第１図の信号処理回路は、同期分離回路１と、同期分離
回路１を経て供給されるビデオ信号をデジタルビデオ信
号に変換するＡ／Ｄ変換器２と、メモリ３と、メモリ４
と、論理和回路５と、Ｄ／Ａ変換器６と、ビデオ増幅器
７と、プレイバックトリガー１２０に同期して切り換わ
るスイッチＲ３Ｉ及びＲＳ　２とからなっている。

第１図の信号処理回路に入力されるライトクロック１０
ｃは２ＭＨｚであり、第３図の帯域圧縮回路におけるリ
ードクロック１０ｂと同じである。そこで、この実施例
では、その１０ｂがそのままライトクロック１０ｃとし
て用いられる。同様に、リードクロック１０ｄは２０Ｈ
Ｈ２であって、第３図の回路のライトクロック１０ａと
全く同じである。そこで、やはりその１０ａがそのまま
１０ｄとして用いられる。

第５図のＶ　Ｔ　Ｒ１８から再生されたビデオ信号１１
８は、ＴＶビデオ信号化されたレーダビデオ信号であり
、第６図に模式的に例示する如くにＶ　５ＹＮＣ及び）
ＩＳＹＮＣを含んでいる。同期分離回路１は、そのＶＴ
Ｒ再生ビデオ信号１１８をそのままＡ／Ｄ変換器２に導
くとともに、信号１１８からレーダトリガーパルス成分
を分離して、プレイバックトリガー１２０を生成する。

プレイバックトリガ−１２０は、第４図（ａ）のレーダ
ビデオ信号１０１にＴ１〜Ｔ、で示すレーダトリガーに
対応している。

Ａ／Ｄ変換器２は、ライトクロック１０ｃに同期してＶ
ＴＲ再生ビデオ信号をデジタルビデオ信号１０２に変換
する。メモリ３．４はＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆ
ｉｒｓｔ　０ｕｔ）メモリであり、半導体集積回路から
なる。レーダ周期し、には、メモリ３はデジタルビデオ
信号１０２をライトクロック１０ｃに同期して書き込み
ながら、ビデオデータを最も先に書き込んで記憶してい
たものから順に、リードクロック１０ｄに同期して読み
出す、メモリ３がデジタルビデオ信号１０２を書き込ん
でいるレーダ周期Ｌ１には、メモリ４はビデオデータを
最先に書き込んで記憶゛していたものから順にリードク
ロック１０ｄに同期して読み出す、また、次のレーダ周
期Ｌ２には、スイッチＲＳ　を及びＲ３２が切り換わり
、メモリ４がデジタルビデオ信号１０２をライトクロッ
ク１０ｃに同期して書き込みながら、ビデオデータを最
先に書き込んで記憶しておいたものから順に、リードク
ロック１０ｄに同期して読み出す、そして、そのレーダ
周期Ｌ２には、メモリ３はビデオデータを最先に書き込
んで記憶しておいたものから順にリードクロック１０ｄ
に同期して読み出す、レーダ周期Ｌｓ及びそれ以後にお
いては、上記り、、ｔ、、ｔの作動を繰り返し行う。

ライトクロック１０ｃが２ＨＨ２であるのに対し、リー
ドクロック１０ｄはその１０倍の２０８Ｈ２である。し
たがって、メモリ３．４の出力信号は入力信号の１０倍
のデータ速度の信号である。このことは、メモリ３．４
は入力信号の周波数帯域を１０倍に伸長する帯域伸長手
段であることを意味する。

論理和回路５は、メモリ３及び４から同時に読み出され
るビデオ信号の論理和の信号を生成して出力する。メモ
リ３から読み出されるビデオ信号１０３とメモリ４から
読み出されるビデオ信号１０４とはレーダ周期が１周期
分だけ異なる。また、ビデオ信号１０３及び１０４には
、第６図のレーダビデオ信号に示される如くに、Ｖ　５
ＹＮＣ及び）ＩＳＹＮＣが含まれている。これらＶ　５
ＹＮＣ及びＨ５ＹＮＣは第３図における同期信号発生回
路１５で生成され、レーダトリガー１００とは非同期で
ある。そして、メモリ３と４とに対するデジタルビデオ
信号１０２の書き込みの切り換えは、プレイバックトリ
ガー１２０に同期してスイッチＲ１１で行われる。した
がって、ビデオ信号１０３と１０４とにおけるＶ　５Ｙ
ＮＣ及びＨ５ＹＮＣは全く非同期であり、両信号におけ
るＶ　５ＹＮＣ又は）ＩＳＹＮＣが偶然に一致する機会
は非常に少ないから、論理和回路５の出力のビデオ信号
１０５はＶ　５ＹＮＣ及び）ＩＳＹＮＣによるレーダ情
報の欠落が実質上ないデジタルビデオ信号である。

Ｄ／Ａ変換器６は、デジタルレーダビデオ信号１０５を
アナログのレーダビデオ信号１０６に、リードクロック
１０ｄに同期して変換する。ビデオ増幅器７は、レーダ
ビデオ信号１０６を増幅し、レーダビデオ信号１１９と
して出力する。

レーダビデオ信号１１９は、元のレーダビデオ信号１０
１の情報をほとんどそのまま含んでいる。

第５図の実施例を用いることにより、汎用のＶＴＲ１８
にレーダビデオ信号を記録し、高い品質で再生できる。

ＶＴＲに記録するのであるから、６時間程度の長時間に
わたってレーダビデオ信号を連続して記録できる。そこ
で、本実施例を用いたレーダビデオ記録装置によれば、
ＩＣメモリを用いる場合に比ベレーダビデオ信号が極め
て安価に記録できる。

（発明の効果） 以上に詳しく述べたように、本発明によれば、レーダか
らビデオ信号を受け、このレーダビデオ信号の周波数帯
域を家庭用ＶＴＲの周波数帯域に適合させてそのＶＴＲ
に供給し、該ＶＴＲから再生されるＴＶビデオ信号化さ
れた信号を受けて元のレーダビデオ信号を高品質に再生
するレーダビデオ記録再生用信号変換回路が提供できる
。

【図面の簡単な説明】 第１図は本発明の一実施例における信号処理回路の構成
を示すブロック図、第２図は第１図の回路におけるメモ
リの書き込み読み出しタイミングを示す図、第３図はそ
の実施例における帯域圧縮回路の構成を示すブロック図
、第４図は第３図の回路におけるメモリの書き込み読み
出しタイミングを示す図、第５図はその実施例を備える
レーダビデオ記録装置のブロック図、第６図はＶＴＲか
ら再生されるビデオ信号の例を模式的に示す波形図、第
７図は一般的なレーダ装置の構成を示すブロック図、第
８図は第７図のレーダ装置における指示装置に表示され
るビデオの例を示す図、第９図はＶＴＲに記録されるテ
レビジョン信号の波形を模式的に示す図、第１０図はレ
ーダ生ビデオ信号とＶＴＲに記録されるレーダビデオ信
号との波形を対比して示す信号波形図、第１１図は周波
数の高いビデオ信号の成分がＶＴＲに記録し再生すると
消失することを概念的に示す波形図である。 １・・・同期分離回路、２・・・Ａ／Ｄ変換器、３゜４
・・・メモリ、５・・・論理和回路、６・・・Ｄ／Ａ変
換器、７・・・ビデオ増幅器、１０・・・クロック発生
回路、１１・・・Ａ／Ｄ変換器、１２．１３・・・メモ
リ、１４・・・Ｄ／Ａ変換器、１５・・・同期信号発生
回路、１６・・・混合器、１７・・・帯域圧縮回路、１
８・・・ＶＴＲ１１９・・・信号処理回路。

Claims (1)

1. 【特許請求の範囲】 レーダから出力されるレーダビデオ信号の周波数帯域を
   圧縮し、周波数帯域が圧縮されたレーダビデオ信号をビ
   デオテープレコーダに記録させ、そのビデオテープレコ
   ーダで再生されたレーダビデオ信号を処理して、該再生
   レーダビデオ信号に含まれている垂直同期信号および水
   平同期信号の部分のレーダビデオ情報を補間したレーダ
   ビデオ信号を生成するレーダビデオ記録再生用信号変換
   回路において、 前記レーダから出力されるレーダビデオ信号をデジタル
   信号に変換する第１のＡ／Ｄ変換器と、前記レーダの送
   信トリガーパルスに同期して切り換わる第１乃至第４の
   スイッチと、 前記第１のスイッチにより切り換えられて前記第１のＡ
   ／Ｄ変換器の出力を交互に入力し、前記第２のスイッチ
   により切り換えられて交互に入力される第１のライトク
   ロックに同期して前記第１のＡ／Ｄ変換器の出力を書き
   込み、前記第３のスイッチにより切り換えられて交互に
   入力される第１のリードクロックに同期して最先に書き
   込まれているデータから順に読み出す第１及び第２のメ
   モリと、 前記第４のスイッチにより切り換えられて交互に入力さ
   れる前記第１及び第２のメモリの出力をアナログ信号に
   変換して前記ＶＴＲに記録させる手段と、 前記ＶＴＲで再生されたレーダビデオ信号から前記送信
   トリガーパルスを分離する同期分離回路と、 該再生レーダビデオ信号をデジタル信号に変換する第２
   のＡ／Ｄ変換器と、 前記同期分離回路で分離された前記送信トリガーパルス
   に同期して切り換わる第５及び第６のスイッチと、 前記第５のスイッチにより切り換えられて前記第２のＡ
   ／Ｄ変換器の出力を交互に入力し、前記第６のスイッチ
   により切り換えられて交互に入力される第２のライトク
   ロックに同期して前記第２のＡ／Ｄ変換器の出力を書き
   込み、最先に書き込まれているデータから順に第２のリ
   ードクロックに同期して読み出す第３及び第４のメモリ
   と、前記第３及び第４のメモリの出力の論理和の信号を
   生成する論理和回路と、 この論理和回路の出力をアナログ信号に変換する手段と
   を備えてなり、 前記第１のリードクロックは前記第１のライトクロック
   よりクロック周波数が低く、前記第２のリードクロック
   は前記第２のライトクロックよりクロック周波数が高い
   ことを特徴とするレーダビデオ記録再生用信号変換回路
   。