JPH0246743A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にＴＡＢ　（Ｔ
ａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）組立方
式の半導体集積回路装置に関する。

〔従来の技術〕

従来のＴＡＢ組立方式の半導体集積回路装置を図面を用
いて説明する。

第３図（ａ）、（ｂ）は従来の半導体集積回路装置の一
例の平面図及びｃ−ｃ’線断面図である。

まず、半導体基板１に回路素子（図示していない）を構
成し、絶縁膜２の上のＴｉ−Ｐｔ−Ａｕからなる厚さ２
〜３μｍの金属膜３で内部の配線を形成する。電極とし
て厚さ２０〜３０μｍのＡｕのバンプ４を形成し、金属
リード５を接着させる。

〔発明が解決しようとする課題〕

上述した従来の構造では、内部の配線の厚さは全て２〜
３μｍである。このため、ＴＡＢ方式ＩＣの電源配線６
は配線抵抗を下げるため、幅を広くしなければならない
。特に、大電流を流し、かつ出力の電圧振幅の小さい電
流モード論理ＩＣでは電源電圧の低下が致命的であるの
で、電源配線６は極端に幅広く設計する必要がある。

このように、従来の構造では、電源配線の面積を大きく
せざるを得ないため、ＴＡＢ方式ＩＣの面積も大きくな
ってしまい、高集積度化ができないという欠点がある。

〔課題を解決するための手段〕

本発明は、回路素子が形成され、該回路素子の電極がバ
ンプ電極に形成されている半導体チップがテープオート
メイテッドボンディング方式で組立られている半導体集
積回路装置において、前記半導体チップの内部配線の構
造が前記バンプ電極と同じ構成に形成したものである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。

半導体基板１に回路素子（図示していない）を構成し、
絶縁膜２の上にＴ　ｉ　−Ｐ　ｔ　−Ａ　ｕからなる厚
さ２〜３μｍの金属膜３で内部の配線を形成する。さら
に電源配線６として厚さ２０〜３０μｍのＡｕをその上
に形成し、かつバンプ４としても使用する。

このようにすると電源配線の配線抵抗を低下させること
ができかつ、電源配線の幅も狭くすることができる。

第２図（ａ）、（ｂ）は本発明の第２の実施例の平面図
及びＢ−Ｂ’線断面図である。

第２の実施例においては、電源配線の一部をＡｕバンプ
４と同じ構造にして、そこにリード５をボンディングす
る。こうすることによりやはり電源配線の抵抗を低下さ
せることができる。

この実施例では、電源配線の一部のみをＡｕバンプにす
るのであるから、Ａｕの使用量を少くすることができ、
ＴＡＢ方式ＩＣのコスト低減ができるという利点がある
。

〔発明の効果〕

以上説明したように、本発明は内部の配線の構造をバン
プ電極と同じにすることにより内部配線抵抗を小さくし
、かつ、ＴＡＢ方式ＩＣの高集積度化が可能になるとい
う効果がある。

【図面の簡単な説明】

第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図、第２図（ａ）。 （ｂ）は本発明の第２の実施例の平面図及びＢ−Ｂ′線
断面図、第３図（ａ）、（ｂ）は従来の半導体集積回路
装置の一例の平面図及びｃ−ｃ’線断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・金属膜
、４・・・バンプ、５・・・金属リード、６・・・電源
配線。

Claims (1)

【特許請求の範囲】
1. 回路素子が形成され、該回路素子の電極がバンプ電極に
   形成されている半導体チップがテープオートメイテッド
   ボンディング方式で組立られている半導体集積回路装置
   において、前記半導体チップの内部配線の構造が前記バ
   ンプ電極と同じ構成に形成されていることを特徴とする
   半導体集積回路装置。