JPH0119256B2 - - Google Patents

Info

Publication number
JPH0119256B2
JPH0119256B2 JP56155466A JP15546681A JPH0119256B2 JP H0119256 B2 JPH0119256 B2 JP H0119256B2 JP 56155466 A JP56155466 A JP 56155466A JP 15546681 A JP15546681 A JP 15546681A JP H0119256 B2 JPH0119256 B2 JP H0119256B2
Authority
JP
Japan
Prior art keywords
layer
stencil layer
stencil
substrate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56155466A
Other languages
English (en)
Other versions
JPS5856423A (ja
Inventor
Mineo Ueki
Yoshiaki Mimura
Fumihiko Yanagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP56155466A priority Critical patent/JPS5856423A/ja
Publication of JPS5856423A publication Critical patent/JPS5856423A/ja
Publication of JPH0119256B2 publication Critical patent/JPH0119256B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/14—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using spraying techniques to apply the conductive material, e.g. vapour evaporation
    • H05K3/143—Masks therefor

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は、所要の基板上に導電性材、絶縁性材
等でなる層による所望のパターンを形成するパタ
ーン形成法の改良に関し、特に半導体集積回路装
置、ジヨセフソン集積回路装置等の導体層、絶縁
層等を所望のパターンに形成する場合に適用して
好適なものである。
斯種パターン形成法として従来、原理的に、第
1図を伴なつて以下述べる方法が提案されてい
る。
即ち所要の基板1を予め用意し(第1図A)、
而してその基板1上に、フオトレジスト、電子ビ
ームレジスト等でなるステンシル層2(実際上上
端縁より外側方に延長せる鍔5を形成している)
を所望のパターンに形成し(第1図B)、次にそ
の基板1上のステンシル層2の形成されていない
領域上に、導電性材、絶縁性材等でなるステンシ
ル層2に比し薄い厚さの層3を、ステンシル層2
上に、層3と同じ導電性材、絶縁性材等でなり且
層3と同じ厚さでなる層4の形成を同時に伴なつ
て、基板1の上方側よりの導電性材、絶縁性材の
蒸着、スパツタリング等によつて形成し(第1図
C)、次にステンシル層2を、その溶媒を用いて
溶去することによつて、そのステンシル層2を基
板1上より除去すると共に、これに伴ないステン
シル層2上の層4を除去し(第1図D)、斯くて
基板1上に層3による所望のパターン(ステンシ
ル層2とは反転せるパターン)を形成するという
方法が提案されている。
所で斯るパターン形成法の場合、原理的には、
基板1上のステンシル層2の形成されていない領
域上に、層3をステンシル層2上の層4の形成を
伴なつて形成する工程(以下簡単の為第2の工程
と称す)に於て、その層3及び4は、それ等がス
テンシル層2に比し薄い厚さを有するので、互に
分離して形成されるものである。然し乍ら実際上
は、それ等層3及び4の形成する第2の工程に於
て、層3及び4を構成する材料の微粒子が散乱、
拡散等をなすことにより、第2図に示す如く、層
3及び4を構成せる材料と同じ材料の薄い層6
が、ステンシル層2の側面上に層3及び4と連接
せる態様を以つて付着形成されるを余儀なくされ
るものである。
この為、ステンシル層2を溶去することによつ
て、そのステンシル層2を基板1上より除去する
と共に、これに伴なつてステンシル層2上の層4
を除去する工程(以下簡単の為第3の工程と称
す)に於て、従来、ステンシル層2をその溶媒中
に浸漬せる状態(実際上ステンシル層2、層3及
び4を形成せる基板1をステンシル層2の溶媒中
に浸漬せる状態)で、発振周波数25〜50KHz帯の
超音波発振器を用いて、ステンシル層2に25〜
50KHzの周波数を有する超音波の振動を与え、こ
れにより層6を破壊しながらステンシル層2を溶
解せしめるという処理をとることがなされてい
る。
然し乍ら、第3の工程に於て、斯る処理をとる
場合、超音波の振動出力を大とすれば、層3が基
板1上より剥離したり欠損したりする欠陥が生ず
る不都合を有していた。又斯る不都合を回避すべ
く、超音波の振動出力を小とすれば、ステンシル
層2の側面に付着せる層6の破壊が効果的になさ
れない理由で、ステンシル層2を基板1上より除
去するに長時間を要すると共に、第3図に示す如
くステンシル層2上の層4が基板1上に不要層
4′として残留したり、層6の一部が基板1上に
直立せる残査物6′として残留したり、層3上に
付着した残査物6″として残留したり、基板1の
層3の形成されていない領域上に付着した残査物
6として残留したりし、依つて層3による所望
のパターンを得るに長時間を要すると共に、その
層3による所望パターンが、不要層4′、残査物
6′,6″,6等を残留せるものとして得られる
という不都合を有していた。
叙上に鑑み、本発明者等は、第1図にて上述せ
るパターン形成法に於て種々の実験の結果、上述
せる第3の工程に於て、上述せる、ステンシル層
2をその溶媒中に浸漬せる状態で、ステンシル層
2に25〜50KHzの周波数を有する超音波の振動を
与える処理をとる場合に於て、その超音波の振動
出力を小とするときの不都合が、超音波の振動出
力が小であることにより、ステンシル層2の側面
に付着形成せる層6の破壊が効果的になされない
から生ずるというばかりでなく、超音波の周波数
が25〜50KHzであることにより、層6の破壊が効
果的になされないから生ずるものでもあることを
確認するに到つた。
又本発明者等は、上述せる第3の工程に於て、
上述せる如くに、ステンシル層2をその溶媒中に
浸漬せる状態で、ステンシル層2に25〜50KHzの
周波数を有する超音波の振動を与える処理をとる
に代え、ステンシル層2をその溶媒中に浸漬せる
状態でステンシル層に80〜200KHzの周波数を有
する超音波の振動を与える処理をとる場合、その
超音波の振動出力が小であつても、その超音波の
周波数が80〜200KHzであることにより、ステン
シル層2の側面に付着形成せる層6の破壊が効果
的になされ、従つて前述せる不都合を有効に回避
し得ることを確認するに到つた。
更に本発明者等は、上述せる第3の工程に於
て、上述せる如くに、ステンシル層2をその溶媒
中に浸漬せる状態でステンシル層2に80〜200K
Hzの周波数を有する超音波の振動を与える処理
(これを以下簡単の為第3の処理と称す)をとる
場合、その第3の処理の前に、ステンシル層2
を、その良溶媒と貧溶媒との混液を用いて膨潤せ
しめる処理(これを以下簡単の為第1の処理とす
る)をとれば(尚斯る膨潤は、仮えステンシル層
2の側面の全域に前述せる層6が附着形成されて
いても、それが薄いので、それを通じて上述せる
混液がステンシル層2内に浸入することにより、
得られるものである)、そのステンシル層2の膨
潤によつて層6に機械的ストレスが与えられる
為、上述せる第3の工程に於て、上述せる第3の
処理をとる場合の、ステンシル層2の側面に付着
形成せる層6の破壊がより容易になり、従つて前
述せる不都合を有効に回避し得る効果が、更に向
上することを確認するに到つた。
尚更に本発明者等は、上述せる第3の工程に於
て、上述せる如くに、上述せる第3の処理をとる
場合、その第3の処理の前に、ステンシル層2を
その良溶媒中に浸漬せしめている状態で、ステン
シル層2に20〜50kHzの周波数を有する超音波の
振動を与える処理(これを以下簡単の為第2の処
理と称す)をとれば、ステンシル層2に20〜50k
Hzの周波数を有する超音波の振動がステンシル層
2の良溶媒中で与えられることにより、ステンシ
ル層2内に内部歪が生じ、この為上述せる第2の
処理をとつて后に上述せる第3の処理をとつた場
合に於て、その第3の処理時に於けるステンシル
層2の良溶媒がステンシル層2に急速に浸透し、
依つて第3の処理をとる場合の、ステンシル層2
の側面には付着せる層6の破壊がより容易にな
り、従つて前述せる不都合を有効に回避し得る効
果が、更に向上することを確認するに到つた。
又上述せる確認事項は、上述せる第3の工程に
於て、上述せる第1の処理と上述せる第3の処理
とを順次とる第1の場合と、上述せる第2の処理
と上述せる第3の処理とを順次とる第2の場合と
をパラメータとして、第3の処理に於ける超音波
の周波数f(kHz)に対しステンシル層2及びそ
の上の層4が第3図にて上述せる不要層4′、残
査物6′,6″,6等を残留せしめることなしに
基板1上より除去される率(%)を測定した結
果、第4図に示す結果が得られたことによりして
も、確かであることが裏付けられた。尚第4図に
於て●及び〇印は上述せる第1の場合、■及び□
印は上述せる第2の場合を示し、又それ等印中白
抜きの印は不要層、残査物等が除去されたこと
を、又黒ぬりの印は不要層、残査物等が除去され
なかつたことを示している。又、上述せる第3の
工程に於て、上述せる第1及び第2の場合の何れ
であつても、層3による所望パターンが、第5図
に示す如く、不要層4′、残査物6′,6″,6
等を残留せざる、鮮明なものとして、短時間で得
られたことよりしても、確かであることが裏付け
された。但し第4図及び第5図に示す結果は、ス
テンシル層2が厚さ約1μmを有して、AZ−1470
(シツプレイ社製商品名)ポジ型フオトレジスト
でなり、又層3及び4が厚さ0.4μmを有して鉛合
金でなり、更に上述せる第3の工程に於ける第1
の処理に於けるステンシル層2の良溶媒がモノク
ロルベンゼンでなり、貧溶媒がこの場合の良溶媒
の3容量%のエタノールでなり、又上述せる第3
の工程に於ける第2の処理に於けるステンシル層
2の良溶媒がアセトンでなり、更に第2の処理に
於ける超音波の振動出力が超音波発振器の電気入
力でみて10Wであり、尚更に上述せる第3の工程
に於ける第3の処理に於けるステンシル層2の溶
媒がアセトンでなり、又第3の処理に於ける超音
波の振動出力が超音波発振器の電気入力でみて
200Wである場合の結果である。然し乍ら、ステ
ンシル層2がAZ−1470ポジ型フオトレジストで
なる外、AZ−1350J、AZ−1450J、AZ−2400(何
れもシツプレイ社製商品名)ポジ型フオトレジス
ト、OFPRシリーズ(東京応用化学社製商品名)
等の他のポジ型フオトレジストでなる場合であつ
ても、又層3及び4が鉛合金でなる外、他の導電
性材、SiO2等の絶縁性材でなる場合であつても、
更に上述せる第1の処理に於ける良溶媒及び貧溶
媒も夫々モノクロルベンゼン及びエタノールであ
る外、他の所要の良溶媒及び貧溶媒であつても、
尚更に上述せる第2及び第3の処理に於けるステ
ンシル層2の溶媒がアセトンでなる外、ステンシ
ル層2を構成せる材料に応じたその良溶媒である
場合であつても、即ち例えばステンシル層2がフ
オトレジスト又は電子ビームレジストである場
合、メチルイソブチルケトン等のケトン類、2−
エトキシルアセテート等の酢酸エステル類等であ
つても、第4図に示すと同様の結果が得られた。
尚上述せる確認事項に於て、上述せる第3の工
程に於ける第3の処理に於て、超音波の周波数が
80〜200kHzであるとする、その下限周波数80kHz
は、超音波の周波数がその下限周波数80kHzより
低くなれば、その下限周波数を堺としてステンシ
ル層2に超音波の振動を与える処理時間が急激に
長くなることよりしても決められているものであ
る。又上限周波数200kHzは、超音波の周波数が
その上限周波数200kHzより高くなれば、その上
限周波数を堺として、ステンシル層2の溶媒中で
の超音波の振動出力の損失が急激に大になり、こ
の為ステンシル層2に効果的に超音波の振動出力
を与えることが出来なくなることによりしても決
められているものである。
以上よりして、此処に特許請求の範囲第1項及
び第2項所載のパターン形成法を、本発明による
パターン形成法として提案するに到つたものであ
る。
斯る本発明によるパターン形成法によれば、前
述せる所より明らかであるので、詳細説明はこれ
を省略するも、前述せる不都合を伴うことなし
に、所要の基板1上に導電性材、絶縁性材等でな
る層3による所望のパターンを形成することが出
来るという大なる特徴を有するものである。因み
にステンシル層2が、前述せる如く厚さ1μmを
有して、AZ−1470フオトレジストでなり、又層
3及び4が厚さ0.4μmを有して、鉛合金でなり、
更に上述せる第3の工程に於て第1及び第3の処
理をとる場合に於てその第1の処理に於けるステ
ンシル層2に対する良溶媒及び貧溶媒が夫々前述
せる如くモトクロルベンゼン及びそれに対して3
容量%のエタノールでなり、又第1の処理に於け
る超音波の周波数が45kHz、振動出力が超音波発
振器の電気入力でみて10Wであり、更に上述せる
第3の工程に於ける第2及び第3の処理をとる場
合に於てその第2の処理に於けるステンシル層2
に対する良溶媒がアセトンでなり、更に上述せる
第3の工程に於ける第3の処理に於けるステンシ
ル層2に対する溶媒がアセトンでなり、尚更に上
述せる第3の工程に於ける第3の処理に於ける超
音波の振動出力が超音波発振器の電気入力でみて
200Wである場合に於て、上述せる第3の工程に
於ける超音波の振動を与える処理を3〜30分と
し、又超音波の周波数を100kHz、150kHzとした
所、何れの場合でも、第5図に示す如く、基板1
上に層3による所望のパターンを、基板1上に第
3図に前述せる不要層4′、残査物6′,6″,6
等を残留せしめることなしに得ることが出来
た。尚本例の場合、上述の第3の工程后、全体を
アセトン液中でリンスした后、乾燥した。
【図面の簡単な説明】
第1図A〜Dは、本発明によるパターン形成法
の基礎となる原理的なパターン形成法の順次の工
程に於ける略線的断面図、第2図は、第1図Cの
工程に対応する実際の工程に於ける略線的断面
図、第3図は従来のパターン形成法による場合
の、第1図Dの工程に対応する実際の工程に於け
る略線的断面図、第4図は本発明によるパターン
形成法の説明に供する曲線図、第5図は本発明に
よるパターン形成法による場合の第1図Dに示す
工程に於ける略線的断面図である。 図中、1は基板、2はステンシル層、3,4及
び6は層、4′は不要層、6′,6″,6は残査
物である。

Claims (1)

  1. 【特許請求の範囲】 1 所要の基板上に所望のパターンを有するステ
    ンシル層を形成する第1の工程と、上記基板上の
    上記ステンシル層の形成されていない領域上に所
    要の第1の層を、上記ステンシル層上の第2の層
    の形成を伴なつて形成する第2の工程と、上記ス
    テンシル層を溶去することによつて、当該ステン
    シル層を上記基板上より除去すると共にこれに伴
    い上記第2の層を除去する第3の工程とを含ん
    で、上記第1の層による所望のパターンを形成す
    るパターン形成法に於て、 上記第2の工程が、上記ステンシル層を、その
    良溶媒と貧溶媒との混液を用いて膨潤せしめる処
    理と、該処理に続いて上記ステンシル層をその良
    溶媒中に浸漬せしめている状態で、上記ステンシ
    ル層に80〜200kHzの周波数を有する超音波の振
    動を与える処理とを含む事を特徴とするパターン
    形成法。 2 所要の基板上に所望のパターンを有するステ
    ンシル層を形成する第1の工程と、上記基板上の
    上記ステンシル層の形成されていない領域上に所
    要の第1の層を、上記ステンシル層上の第2の層
    の形成を伴なつて形成する第2の工程と、上記ス
    テンシル層を溶去することによつて、当該ステン
    シル層を上記基板上より除去すると共にこれに伴
    い上記第2の層を除去する第3の工程とを含ん
    で、上記第1の層による所望のパターンを形成す
    るパターン形成法に於て、 上記第2の工程が、上記ステンシル層をその良
    溶媒中に浸漬せしめている状態で、上記ステンシ
    ル層に20〜50kHzの周波数を有する超音波振動を
    与える処理と、該処理に続いて上記ステンシル層
    をその良溶媒中に浸漬せしめている状態で、上記
    ステンシル層に80〜200kHzの周波数を有する超
    音波の振動を与える処理とを含む事を特徴とする
    パターン形成法。
JP56155466A 1981-09-30 1981-09-30 パタ−ン形成法 Granted JPS5856423A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56155466A JPS5856423A (ja) 1981-09-30 1981-09-30 パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56155466A JPS5856423A (ja) 1981-09-30 1981-09-30 パタ−ン形成法

Publications (2)

Publication Number Publication Date
JPS5856423A JPS5856423A (ja) 1983-04-04
JPH0119256B2 true JPH0119256B2 (ja) 1989-04-11

Family

ID=15606662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56155466A Granted JPS5856423A (ja) 1981-09-30 1981-09-30 パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS5856423A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690975B2 (ja) * 1988-11-11 1997-12-17 株式会社日立製作所 フォトレジストの除去方法および装置
US6634235B2 (en) 2000-11-30 2003-10-21 Alps Electric Co., Ltd. Load sensor with strain-sensing elements
JP2017098304A (ja) * 2015-11-18 2017-06-01 京セラ株式会社 圧電デバイス、センサ装置および発電装置

Also Published As

Publication number Publication date
JPS5856423A (ja) 1983-04-04

Similar Documents

Publication Publication Date Title
JPH0345895B2 (ja)
US20020043889A1 (en) Surface acoustic wave device and production method thereof
US3959747A (en) Metallized lithium niobate and method of making
JPS5856423A (ja) パタ−ン形成法
JP3120566B2 (ja) 半導体装置におけるバンプ電極形成方法
JPH0613357A (ja) 半導体装置のエッチング方法
JPH0119257B2 (ja)
JPH10154707A (ja) 半導体装置の製造方法
JP2842405B2 (ja) 半導体装置の製造方法
JPH11154734A (ja) 薄膜コンデンサの形成方法
JPH0159736B2 (ja)
JPS61251221A (ja) 導体パタ−ンの製造方法
JP2002141762A (ja) 弾性表面波フィルタの製造方法
JPH0590154A (ja) レジスト除去方法
JPS62171143A (ja) 多層配線法
JPS6155777B2 (ja)
JPS62149125A (ja) 半導体装置の製造方法
JPH10276055A (ja) 薄膜素子の製造方法
JPS59178681A (ja) パタ−ン形成方法
JPS6141131B2 (ja)
JPH04329634A (ja) 金属膜パターン形成法
JPS5931976B2 (ja) リフトオフ法
JPH01214140A (ja) 半導体装置の製造方法
KR20060020825A (ko) 반도체 소자의 세정 방법
JPH0161250B2 (ja)