JPH01196159A - 複合集積回路の検査装置 - Google Patents
複合集積回路の検査装置Info
- Publication number
- JPH01196159A JPH01196159A JP63021620A JP2162088A JPH01196159A JP H01196159 A JPH01196159 A JP H01196159A JP 63021620 A JP63021620 A JP 63021620A JP 2162088 A JP2162088 A JP 2162088A JP H01196159 A JPH01196159 A JP H01196159A
- Authority
- JP
- Japan
- Prior art keywords
- latch circuit
- inspection
- interface part
- functional block
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複合集積回路の検査装置に関する。
（従来の技術）
近時、集積回路チップの製造技術の向上により、集積回
路の集積能力は飛躍的に向上し、最近ではＣＯＢ （Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）等にアセンブリして構成し
ていた複数個の集積回路を１チップに集積した複合集積
回路が作られるようになってきた。
路の集積能力は飛躍的に向上し、最近ではＣＯＢ （Ｃ
ｈｉｐ Ｏｎ Ｂｏａｒｄ）等にアセンブリして構成し
ていた複数個の集積回路を１チップに集積した複合集積
回路が作られるようになってきた。
しかるに、かかる複合集積回路は、回路の構成が非常に
大きな規模となり、システムオンチップの構成となって
、全体を完全に１つに集積回路として検査することは不
可能である。
大きな規模となり、システムオンチップの構成となって
、全体を完全に１つに集積回路として検査することは不
可能である。
このため、従来、複合集積回路を検査する場合には、各
々の機能の回路ブロック毎に分割し、擬像的に複合化す
る前の単体集積回路の如く検査している。
々の機能の回路ブロック毎に分割し、擬像的に複合化す
る前の単体集積回路の如く検査している。
（発明が解決しようとする課題）
しかしながら、上記した従来の検査方法では、各機能ブ
ロック間のインターフェース部分の回路の検査が非常に
困難であった。すなわち、各機能ブロックが複雑なラン
ダムロジックで構成されている場合、インターフェース
部分の動作を検査するためには、各々の機能ブロックを
統合した複合集積回路全体としての実使用モードでの検
査をする外なく、複合集積回路のシステム全体として理
解せねばならず、テストパターンの作成が非常に困難で
あった。
ロック間のインターフェース部分の回路の検査が非常に
困難であった。すなわち、各機能ブロックが複雑なラン
ダムロジックで構成されている場合、インターフェース
部分の動作を検査するためには、各々の機能ブロックを
統合した複合集積回路全体としての実使用モードでの検
査をする外なく、複合集積回路のシステム全体として理
解せねばならず、テストパターンの作成が非常に困難で
あった。
（課題を解決するための手段）
本発明の複合集積回路の検査装置は、複数の機能ブロッ
クと、これら機能ブロック間に介在するインターフェー
ス部分とが１チップに集積された複合集積回路において
、該複合集積回路の検査モード時に前記インターフェー
ス部分からのデータの書込み及び読出しを行うとともに
実使用モード時にフリーとなされる検査用ラッチ回路が
、前記機能ブロックと前記インターフェース部分との間
に介挿されたものである。
クと、これら機能ブロック間に介在するインターフェー
ス部分とが１チップに集積された複合集積回路において
、該複合集積回路の検査モード時に前記インターフェー
ス部分からのデータの書込み及び読出しを行うとともに
実使用モード時にフリーとなされる検査用ラッチ回路が
、前記機能ブロックと前記インターフェース部分との間
に介挿されたものである。
（作用）
検査すべきインターフェース部分に接続される機能ブロ
ックの直前に、検査用ラッチ回路が挿入されているので
、複合集積回路の検査モード時にこの検査用ラッチ回路
を擬似的に当該機能ブロックと仮想し、前記インターフ
ェース部分よりデータの書込み及び読出しを行う。これ
により、インターフェース部分の機能動作検査のみを他
の状態と分離して行う。
ックの直前に、検査用ラッチ回路が挿入されているので
、複合集積回路の検査モード時にこの検査用ラッチ回路
を擬似的に当該機能ブロックと仮想し、前記インターフ
ェース部分よりデータの書込み及び読出しを行う。これ
により、インターフェース部分の機能動作検査のみを他
の状態と分離して行う。
（実施例）
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明に係る′検査用ラッチ回路１をインター
フェース部分２と機能ブロック８間に介在して設けた場
合を示すブロック図、第２図は複合集積回路のデバイス
の構成例を示すブロック図である。
フェース部分２と機能ブロック８間に介在して設けた場
合を示すブロック図、第２図は複合集積回路のデバイス
の構成例を示すブロック図である。
第１図において、共通バス３は機能ブロックＡから前記
インターフェース部分２を介して検査用ラッチ回路１に
接続され、この検査用ラッチ回路ｌが機能ブロックＢに
接続されている。インターフェース部分２は、例えばス
タンダードセル、ゲートアレイ等で構成されている。
インターフェース部分２を介して検査用ラッチ回路１に
接続され、この検査用ラッチ回路ｌが機能ブロックＢに
接続されている。インターフェース部分２は、例えばス
タンダードセル、ゲートアレイ等で構成されている。
この検査用ラッチ回路１は、共通バス３からデータを書
込み及び読出すためのレジスタ群によって構成され、検
査モードの時にはラッチ回路として機能し、実使用モー
ドの時にはフリーとなされる。
込み及び読出すためのレジスタ群によって構成され、検
査モードの時にはラッチ回路として機能し、実使用モー
ドの時にはフリーとなされる。
第２図に示す複合集積回路のデバイス４のブロック図で
は、前記インターフェース部分２の具体的な配置を例示
している。すなわち、第２図では４つの機能ブロックＣ
−Ｆがそれぞれ共通バス３で接続され、本例では、例え
ば機能ブロックＣはＣＰＵであり、機能ブロックＤはＤ
ＭＡＣである。
は、前記インターフェース部分２の具体的な配置を例示
している。すなわち、第２図では４つの機能ブロックＣ
−Ｆがそれぞれ共通バス３で接続され、本例では、例え
ば機能ブロックＣはＣＰＵであり、機能ブロックＤはＤ
ＭＡＣである。
しかして、インターフェース部分２の検査を行うために
は、検査用ラッチ回路１をラッチ機能として擬似的に機
能ブロックＢと仮想してデータの書込み、読出しを行い
、この結果によってインターフェース部分２の動作検査
が行われる。一方、実使用モードの時には、この検査用
ラッチ回路１をフリー状態にする。
は、検査用ラッチ回路１をラッチ機能として擬似的に機
能ブロックＢと仮想してデータの書込み、読出しを行い
、この結果によってインターフェース部分２の動作検査
が行われる。一方、実使用モードの時には、この検査用
ラッチ回路１をフリー状態にする。
（発明の効果）
以上述べたように、本発明によれば、各機能ブロックの
状態を考慮せずにインターフェース部分の検査を行うこ
とができる。このため、インターフェース部分のテスト
パターン作成に要する時間が大幅に短縮され、検査に要
する時間そのも９も大幅に短縮することができ、ひいて
は、検査の品質を向上することもできる。
状態を考慮せずにインターフェース部分の検査を行うこ
とができる。このため、インターフェース部分のテスト
パターン作成に要する時間が大幅に短縮され、検査に要
する時間そのも９も大幅に短縮することができ、ひいて
は、検査の品質を向上することもできる。
第１図は本発明に係る検査装置の構成を示すブロック図
、第２図は複合集積回路を機能的に区分した状態を示す
ブロック図である。 １・・・検査用ラッチ回路 ２・・・インターフェース部分 ３・・・共通バス ４・・・デバイス Ａ−Ｆ・・・機能ブロック
、第２図は複合集積回路を機能的に区分した状態を示す
ブロック図である。 １・・・検査用ラッチ回路 ２・・・インターフェース部分 ３・・・共通バス ４・・・デバイス Ａ−Ｆ・・・機能ブロック
Claims (1)
- 【特許請求の範囲】 １）複数の機能ブロックと、これら機能ブロック間に介
在するインターフェース部分とが１チップに集積された
複合集積回路において、該複合集積回路の検査モード時
に前記イン ターフェース部分からのデータの書込み及び読出しを行
うとともに実使用モード時にフリーとなされる検査用ラ
ッチ回路が、前記機能ブロックと前記インターフェース
部分との間に介挿されたことを特徴とする複合集積回路
の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021620A JPH0714033B2 (ja) | 1988-02-01 | 1988-02-01 | 複合集積回路の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63021620A JPH0714033B2 (ja) | 1988-02-01 | 1988-02-01 | 複合集積回路の検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196159A true JPH01196159A (ja) | 1989-08-07 |
| JPH0714033B2 JPH0714033B2 (ja) | 1995-02-15 |
Family
ID=12060101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63021620A Expired - Lifetime JPH0714033B2 (ja) | 1988-02-01 | 1988-02-01 | 複合集積回路の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714033B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636995B1 (en) | 2000-07-13 | 2003-10-21 | International Business Machines Corporation | Method of automatic latch insertion for testing application specific integrated circuits |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220942A (ja) * | 1984-04-17 | 1985-11-05 | Mitsubishi Electric Corp | 集積回路試験方法 |
-
1988
- 1988-02-01 JP JP63021620A patent/JPH0714033B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60220942A (ja) * | 1984-04-17 | 1985-11-05 | Mitsubishi Electric Corp | 集積回路試験方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6636995B1 (en) | 2000-07-13 | 2003-10-21 | International Business Machines Corporation | Method of automatic latch insertion for testing application specific integrated circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0714033B2 (ja) | 1995-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6122762A (en) | Memory interface device and method for supporting debugging | |
| US5828825A (en) | Method and apparatus for pseudo-direct access to embedded memories of a micro-controller integrated circuit via the IEEE test access port | |
| US4601034A (en) | Method and apparatus for testing very large scale integrated memory circuits | |
| US6557127B1 (en) | Method and apparatus for testing multi-port memories | |
| US6321320B1 (en) | Flexible and programmable BIST engine for on-chip memory array testing and characterization | |
| DE102004023407A1 (de) | Integriertes Selbsttestsystem und -verfahren | |
| KR100771263B1 (ko) | 메모리 어레이 테스트 방법과 이를 구현하기 위해 배열된메모리 기반 디바이스 | |
| JPH01196159A (ja) | 複合集積回路の検査装置 | |
| JP3298955B2 (ja) | 半導体装置 | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| JP2837703B2 (ja) | 故障診断装置 | |
| JPH04270979A (ja) | プログラマブル論理素子及びその試験方法 | |
| KR100630716B1 (ko) | 다양한 패턴 데이터를 쓸 수 있는 반도체 메모리 소자 및그 전기적 검사방법 | |
| JP3516834B2 (ja) | 半導体集積回路 | |
| US6580648B1 (en) | Memory circuit | |
| JPH0743840Y2 (ja) | 半導体メモリ | |
| JPH04328475A (ja) | 試験回路付半導体装置 | |
| JPS62150181A (ja) | 大規模集積回路の試験方式 | |
| JPS6161428B2 (ja) | ||
| JPS6258025B2 (ja) | ||
| JPS6039186B2 (ja) | 半導体素子 | |
| JPH05101699A (ja) | メモリ装置 | |
| JPS6210390B2 (ja) | ||
| JPH01134281A (ja) | ゲートアレイ | |
| JPH02216565A (ja) | メモリテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |