JPH01196614A - メモリカード - Google Patents
メモリカードInfo
- Publication number
- JPH01196614A JPH01196614A JP63022343A JP2234388A JPH01196614A JP H01196614 A JPH01196614 A JP H01196614A JP 63022343 A JP63022343 A JP 63022343A JP 2234388 A JP2234388 A JP 2234388A JP H01196614 A JPH01196614 A JP H01196614A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- internal battery
- memory card
- lcd display
- cmp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 abstract 2
- 101000737979 Schizosaccharomyces pombe (strain 972 / ATCC 24843) Charged multivesicular body protein 7 Proteins 0.000 description 7
- 101000760646 Homo sapiens Phosphatidylserine lipase ABHD16A Proteins 0.000 description 4
- 102100024634 Phosphatidylserine lipase ABHD16A Human genes 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
- Power Sources (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はメモリカードに関し、特にバックアップ電池の
電圧低下警告表示付きのメモリカードに関する。
電圧低下警告表示付きのメモリカードに関する。
第４図は従来のメモリカードの一例を示す回路図で、揮
発性半導体メモリ（以下ＭＥＭ）４と、バックアップ電
池（以下ＢＡＴ）５と、接続用コネクタ（以下Ｃ０Ｎ）
３とを備え、ＢＡＴ５から抵抗およびダイオードを介し
てＭ Ｅ Ｍ ４にバックアップ電圧を供給するととも
に、ＢＡＴ５の両極をＣ０Ｎ３のピン６ａ、６ｂに配線
しである。Ｃ０Ｎ３に挿着した外部袋Ｗ（図示していな
い）はピン３１．３２間の電圧を監視し、これが所定の
電圧より低くなったとき電圧低下を警報表示するように
なっていた。
発性半導体メモリ（以下ＭＥＭ）４と、バックアップ電
池（以下ＢＡＴ）５と、接続用コネクタ（以下Ｃ０Ｎ）
３とを備え、ＢＡＴ５から抵抗およびダイオードを介し
てＭ Ｅ Ｍ ４にバックアップ電圧を供給するととも
に、ＢＡＴ５の両極をＣ０Ｎ３のピン６ａ、６ｂに配線
しである。Ｃ０Ｎ３に挿着した外部袋Ｗ（図示していな
い）はピン３１．３２間の電圧を監視し、これが所定の
電圧より低くなったとき電圧低下を警報表示するように
なっていた。
上述した従来のメモリカードでは、メモリカード単体で
内部電池の電圧状態を確認できないので、外部装置と接
続しない限り気づかぬうちに電圧が下っていて書込み内
容がこわれてしまったり、あるいは書き込んだ内容が保
存されなかったりしな。
内部電池の電圧状態を確認できないので、外部装置と接
続しない限り気づかぬうちに電圧が下っていて書込み内
容がこわれてしまったり、あるいは書き込んだ内容が保
存されなかったりしな。
また、電圧の確認のためには外部装置は接続するわずら
れしさがあるため、電圧状態に関係なく電池を定期的に
交換するなど無駄が多いという欠点がある。
れしさがあるため、電圧状態に関係なく電池を定期的に
交換するなど無駄が多いという欠点がある。
本発明のメモリカードは、読出し、書込み可能な揮発性
半導体メモリと、この揮発性半導体メモリ内に書き込ま
れたデータを保持しておくための内部電池と、読出し、
書込み時に外部から供給される電源と前記内部電池との
切替制御等を行う制御回路と他機器との間の接続のため
のコネクタを含んでなるメモリカードにおいて、前記内
部電池の電圧があらかじめ定めた電圧より高いか低いが
を検出する検出回路と、ＬＣＤ表示器と、前記検出回路
が前記内部電池の電圧が前記あらがしめ定めた電圧より
高いことを検出した時には前記ＬＣＤ表示器を駆動状態
とし低いことを検出した時には前記ＬＣＤ表示器を非駆
動状態とする制御を行う表示器制御回路とを備えている
。
半導体メモリと、この揮発性半導体メモリ内に書き込ま
れたデータを保持しておくための内部電池と、読出し、
書込み時に外部から供給される電源と前記内部電池との
切替制御等を行う制御回路と他機器との間の接続のため
のコネクタを含んでなるメモリカードにおいて、前記内
部電池の電圧があらかじめ定めた電圧より高いか低いが
を検出する検出回路と、ＬＣＤ表示器と、前記検出回路
が前記内部電池の電圧が前記あらがしめ定めた電圧より
高いことを検出した時には前記ＬＣＤ表示器を駆動状態
とし低いことを検出した時には前記ＬＣＤ表示器を非駆
動状態とする制御を行う表示器制御回路とを備えている
。
次に本発明について第１図〜第３図を参照して説明する
。
。
第１図、第２図はそれぞれ本発明のメモリカードの一実
施例を示す部分回路図、外観図である。
施例を示す部分回路図、外観図である。
第２図に示すようにメモリカード本体１の一部にＬＣＤ
表示器（以下ＬＣＤ）２が組み込まれている。第１図に
おいて、比較回路（以下ＣＭＰ）７は既知の電圧比較用
専用ＩＣで構成されており内部に正確な基準電圧を内蔵
している。ＣＭＰ７への入力はＢＡＴ５の電圧があらか
じめ定めた電圧になった時、ＣＭＰ７に内蔵されている
基準電圧と同じ値となるように抵抗Ｒ，，Ｒ２により分
圧して与えている。発振器（以下ｏｓｃ＞ｓはインバー
タやタイマ機能ＩＣとコンデンサ。抵抗等で構成されて
いる。排他的論理和回路（以下ＥＸＯＲ）９はＣＭＰ７
の出力信号レベルによってインバータか単なるバッファ
かに機能が変わる。ＬＣＤ２はｏｓｃｓとＥＸＯＲ９の
出力が各電極に加えられており、その位相によって駆動
状態あるいは非駆動状態となる。
表示器（以下ＬＣＤ）２が組み込まれている。第１図に
おいて、比較回路（以下ＣＭＰ）７は既知の電圧比較用
専用ＩＣで構成されており内部に正確な基準電圧を内蔵
している。ＣＭＰ７への入力はＢＡＴ５の電圧があらか
じめ定めた電圧になった時、ＣＭＰ７に内蔵されている
基準電圧と同じ値となるように抵抗Ｒ，，Ｒ２により分
圧して与えている。発振器（以下ｏｓｃ＞ｓはインバー
タやタイマ機能ＩＣとコンデンサ。抵抗等で構成されて
いる。排他的論理和回路（以下ＥＸＯＲ）９はＣＭＰ７
の出力信号レベルによってインバータか単なるバッファ
かに機能が変わる。ＬＣＤ２はｏｓｃｓとＥＸＯＲ９の
出力が各電極に加えられており、その位相によって駆動
状態あるいは非駆動状態となる。
第３図は第１図に示した実施例のタイムチャートである
。Ｖ７ＨはＣＭＰ７内部の基準電圧である。
。Ｖ７ＨはＣＭＰ７内部の基準電圧である。
ここで、ＣＭＰ７の入力電圧が基準電圧ＶＴＩ＋より高
いとき、ＣＭＰ７の出力はローレベルＬ′″ｃＥＸＯＲ
９はインバータ機能となり、ＬＣＤ２の両電極にかかる
電圧は互いに逆位相となるので、電極間に駆動電圧が発
生して駆動状態となる。一方、基準電圧ＶＴ）！より低
くなると、ＣＭＰ７の出力はハイレベルＨとなりＥＸＯ
Ｒ９は単なるバッファ機能となり、ＬＣＤ２の両電極に
かかる電圧は同位相となるので、電極間には駆動電圧が
発生せず非駆動状態となる。またこの状態はＢＡＴ５の
電圧が全くなくなった場合と同じである。
いとき、ＣＭＰ７の出力はローレベルＬ′″ｃＥＸＯＲ
９はインバータ機能となり、ＬＣＤ２の両電極にかかる
電圧は互いに逆位相となるので、電極間に駆動電圧が発
生して駆動状態となる。一方、基準電圧ＶＴ）！より低
くなると、ＣＭＰ７の出力はハイレベルＨとなりＥＸＯ
Ｒ９は単なるバッファ機能となり、ＬＣＤ２の両電極に
かかる電圧は同位相となるので、電極間には駆動電圧が
発生せず非駆動状態となる。またこの状態はＢＡＴ５の
電圧が全くなくなった場合と同じである。
以上説明したように本発明は、メモリカード本体にＬＣ
Ｄ表示器を備え、内部電池の電圧が基準電圧より高いか
低いかを検出し、その結果によってＬＣＤ表示器を駆動
状態あるいは非駆動状態にすることにより、メモリカー
ド単体で内部電池状態を常に確認できる効果がある。ま
た、内部電池の電力が全くなくなった場合もＬＣＤ表示
器を非駆動状態にするので、内部電池の電圧低下状態を
正しく表示できる効果がある。
Ｄ表示器を備え、内部電池の電圧が基準電圧より高いか
低いかを検出し、その結果によってＬＣＤ表示器を駆動
状態あるいは非駆動状態にすることにより、メモリカー
ド単体で内部電池状態を常に確認できる効果がある。ま
た、内部電池の電力が全くなくなった場合もＬＣＤ表示
器を非駆動状態にするので、内部電池の電圧低下状態を
正しく表示できる効果がある。
第１図、第２図はそれぞれ本発明のメモリカードの一実
施例を示す部分回路図、外観図、第３図は第１図に示し
た実施例のタイムチャート、第４図は従来のメモリカー
ドの一例を示す回路図である。 １・・・メモリカード本体、２・・・ＬＣＤ表示器（Ｌ
ＣＤ）、３・・・接続用コネクタ（ＣＯＮ）、４・・・
揮発性半導体メモリ（ＭＥＭ）、５・・・バックアップ
電池（ＢＡＴ）、６ａ、６ｂ・・・ピン、７・・・比較
回路（ＣＭＰ）、８・・・発振器（○ＳＣ）、９・・・
排他的論理和回路（ＥＸＯＲ）。
施例を示す部分回路図、外観図、第３図は第１図に示し
た実施例のタイムチャート、第４図は従来のメモリカー
ドの一例を示す回路図である。 １・・・メモリカード本体、２・・・ＬＣＤ表示器（Ｌ
ＣＤ）、３・・・接続用コネクタ（ＣＯＮ）、４・・・
揮発性半導体メモリ（ＭＥＭ）、５・・・バックアップ
電池（ＢＡＴ）、６ａ、６ｂ・・・ピン、７・・・比較
回路（ＣＭＰ）、８・・・発振器（○ＳＣ）、９・・・
排他的論理和回路（ＥＸＯＲ）。
Claims (1)
- 読出し、書込み可能な揮発性半導体メモリと、この揮
発性半導体メモリ内に書き込まれたデータを保持してお
くための内部電池と、読出し、書込み時に外部から供給
される電源と前記内部電池との切替制御等を行う制御回
路と他機器との間の接続のためのコネクタを含んでなる
メモリカードにおいて、前記内部電池の電圧があらかじ
め定めた電圧より高いか低いかを検出する検出回路と、
ＬＣＤ表示器と、前記検出回路が前記内部電池の電圧が
前記あらかじめ定めた電圧より高いことを検出した時に
は前記ＬＣＤ表示器を駆動状態とし低いことを検出した
時には前記ＬＣＤ表示器を非駆動状態とする制御を行う
表示器制御回路とを備えることを特徴とするメモリカー
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022343A JPH01196614A (ja) | 1988-02-01 | 1988-02-01 | メモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022343A JPH01196614A (ja) | 1988-02-01 | 1988-02-01 | メモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01196614A true JPH01196614A (ja) | 1989-08-08 |
Family
ID=12080038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022343A Pending JPH01196614A (ja) | 1988-02-01 | 1988-02-01 | メモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01196614A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430285A (ja) * | 1990-05-25 | 1992-02-03 | Hitachi Ltd | メモリカードおよびメモリカードを用いるデータ処理システム |
-
1988
- 1988-02-01 JP JP63022343A patent/JPH01196614A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0430285A (ja) * | 1990-05-25 | 1992-02-03 | Hitachi Ltd | メモリカードおよびメモリカードを用いるデータ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01196614A (ja) | メモリカード | |
| JPH03222215A (ja) | スイッチ状態検出回路 | |
| JPH0142002B2 (ja) | ||
| JPS628212A (ja) | バツテリ−電圧検出回路 | |
| JPH0634698Y2 (ja) | 抵抗測定装置 | |
| JPS63244289A (ja) | メモリ−カ−ド | |
| JPH0530938Y2 (ja) | ||
| JPS6118815A (ja) | 自動車のデ−タ記憶装置 | |
| JPH01288491A (ja) | Ｉｃカード | |
| KR930008005Y1 (ko) | 극성 전환 회로 | |
| JP3583887B2 (ja) | メモリカード | |
| JP2892208B2 (ja) | メモリバックアップ回路 | |
| JPH0755628Y2 (ja) | バックアップ電源装置 | |
| JPS61193222A (ja) | 可搬形記憶装置 | |
| KR910001885Y1 (ko) | 전원 인가시 메모리 보호회로 | |
| JP4513940B2 (ja) | 静電気吸収素子の電気特性評価方法及び装置 | |
| JPS6331092Y2 (ja) | ||
| JPH03121515A (ja) | メモリカード | |
| JPH0223410A (ja) | Ｉｃメモリカード | |
| JPH07311825A (ja) | Ｉｃメモリカード | |
| JPH05217036A (ja) | バックアップ電源装置 | |
| JPS6231372B2 (ja) | ||
| JPH022413A (ja) | メモリバックアップ装置 | |
| JPS61246820A (ja) | 電子機器 | |
| JPS61204886A (ja) | 磁気バブルメモリの制御回路 |