JPH01196809A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01196809A JPH01196809A JP63022275A JP2227588A JPH01196809A JP H01196809 A JPH01196809 A JP H01196809A JP 63022275 A JP63022275 A JP 63022275A JP 2227588 A JP2227588 A JP 2227588A JP H01196809 A JPH01196809 A JP H01196809A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- group
- oxygen
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
ＩＶ族半導体の基体と基体上に積層されたｍｖ族化合物
半導体層とを有して基板がなり、ｍｖ族化合物半導体層
に素子が形成されてなる半導体装置に関し、 基板内の界面部における■族元素の拡散によるキャリア
濃度増大層が形成され難くすることを口約とし、 ｍｖ族化合物半導体層の基体に接する領域が４１を含み
且つその領域に酸素がドープされて基板がなり、ｍｖ族
化合物半導体層における酸素ドープ領域上の酸素ノンド
ープ領域に素子が形成されてなるように構成する。
半導体層とを有して基板がなり、ｍｖ族化合物半導体層
に素子が形成されてなる半導体装置に関し、 基板内の界面部における■族元素の拡散によるキャリア
濃度増大層が形成され難くすることを口約とし、 ｍｖ族化合物半導体層の基体に接する領域が４１を含み
且つその領域に酸素がドープされて基板がなり、ｍｖ族
化合物半導体層における酸素ドープ領域上の酸素ノンド
ープ領域に素子が形成されてなるように構成する。
本発明は、ＩＶ族半導体の基体と基体上に積層されたｍ
ｖ族族化合物半体体層を有して、ｍｖ族化合物半導体層
に素子が形成される半導体基板に関す。
ｖ族族化合物半体体層を有して、ｍｖ族化合物半導体層
に素子が形成される半導体基板に関す。
ｍｖｖ化合物半導体を用いた半導体装置は、素子に優れ
た特性を付与し得る、例えばトランジスタを高速化し得
る特徴を有している。
た特性を付与し得る、例えばトランジスタを高速化し得
る特徴を有している。
そしてこの半導体装置に上記基板を用いることは、製造
時における基板（ウェーハ）の大型化及び強度向上によ
る半導体装置の経済化、更には、半導体装置の基板側か
らの放熱性の向上などに寄与させるために検討されてい
るものであり、基板内のＩＶ族半導体とｍｖ族化合物半
導体とのへテロ界面が半導体装置に悪影響を及ぼさない
ようにすることが重要である。
時における基板（ウェーハ）の大型化及び強度向上によ
る半導体装置の経済化、更には、半導体装置の基板側か
らの放熱性の向上などに寄与させるために検討されてい
るものであり、基板内のＩＶ族半導体とｍｖ族化合物半
導体とのへテロ界面が半導体装置に悪影響を及ぼさない
ようにすることが重要である。
第３図は上述した半導体装置における基板の従来例の側
断面図である。
断面図である。
第３図において、１は■族生４体であるＳｉの基体、２
は基体１上に成長されたバッファ層、３はバッファ層２
上に成長されてなり素子が形成されるＩＶ族化合物半導
体領域であるＧａＡｓ層、である。
は基体１上に成長されたバッファ層、３はバッファ層２
上に成長されてなり素子が形成されるＩＶ族化合物半導
体領域であるＧａＡｓ層、である。
ＧａＡｓ層３が単結晶である必要性から、バッファ層２
は、凡そ次の３種類の中の何れかである。
は、凡そ次の３種類の中の何れかである。
■ Ｓｉと格子定数がほぼ揃うようにＧａＰを主体とし
たもの。即ち、Ｇａ Ｐ −、ＧａＡＳｘ Ｐ ＋−ｘ
、など。
たもの。即ち、Ｇａ Ｐ −、ＧａＡＳｘ Ｐ ＋−ｘ
、など。
■ ＧａＡｓと格子定数がほぼ揃うようにＧｅを主体と
してもの。即ち、Ｇｅｓ ＳＩＸ Ｇｅ１−Ｘ％など。
してもの。即ち、Ｇｅｓ ＳＩＸ Ｇｅ１−Ｘ％など。
■ ＧａＡｓを低温成長によりアモルファス状にしたも
の（ａ ＧａＡｓ）。
の（ａ ＧａＡｓ）。
この他に、混晶を用いるもの、超格子を用いるものなど
が提案されているが、それは上記の変形である。
が提案されているが、それは上記の変形である。
そして、何れの場合にも共通しプ゛ Ｓことは、基体１
とＧａＡｓ層３との間！”、 ｉＶ族半導体とｍｖ族化
合物半導体のへテロ界面が存在していることである。
とＧａＡｓ層３との間！”、 ｉＶ族半導体とｍｖ族化
合物半導体のへテロ界面が存在していることである。
第４図は、この基板を用いた半導体装置の従来例（ＨＥ
ＭＴ）の側断面図であり、そこでは、ＧａＡｓ層３をノ
ンドープにしてチャネル層となし、チャネル層３上に成
長しイオン注入したｎ −ＡＩＧａＡｓのキャリア供給
層５、ショットキ接合のゲート電極６及びオーミック接
続のソース・ドレイン電極７が形成される。８は２次元
電子ガスを示す。
ＭＴ）の側断面図であり、そこでは、ＧａＡｓ層３をノ
ンドープにしてチャネル層となし、チャネル層３上に成
長しイオン注入したｎ −ＡＩＧａＡｓのキャリア供給
層５、ショットキ接合のゲート電極６及びオーミック接
続のソース・ドレイン電極７が形成される。８は２次元
電子ガスを示す。
ところで、上記基板は、その製造における■Ｖ族化合物
半導体の成長過程において、成長の加熱により基体１側
の■族元素がｍｖ族化合物半導体領域に拡散して、拡散
した■族元素がドナー或いはアクセプタとなりへテロ界
面にキャリア濃度の増大した異常Ｎ４が形成される。
半導体の成長過程において、成長の加熱により基体１側
の■族元素がｍｖ族化合物半導体領域に拡散して、拡散
した■族元素がドナー或いはアクセプタとなりへテロ界
面にキャリア濃度の増大した異常Ｎ４が形成される。
更に、上記トランジスタの製造では、イオン注入後のア
ニールやオーミック接続形成の熱処理により、異常層４
のキャリア濃度が一層増大する。
ニールやオーミック接続形成の熱処理により、異常層４
のキャリア濃度が一層増大する。
そしてこのようなキャリア濃度増大層４の存在は、トラ
ンジスタのピンチオフ特性を劣化させたりバックゲート
効果を増大させたりして、基板に形成された素子の特性
を劣化させる問題となる。
ンジスタのピンチオフ特性を劣化させたりバックゲート
効果を増大させたりして、基板に形成された素子の特性
を劣化させる問題となる。
そこで本発明は、ＩＶ族半導体の基体と基体上に積層さ
れたｍｖ族化合物半導体層とを有して基板がなり、ＩＩ
ＩＶ族化合物半導体層に素子が形成されてなる半導体装
置において、上記のキャリア濃度増大層が形成され難く
することを目的とする。
れたｍｖ族化合物半導体層とを有して基板がなり、ＩＩ
ＩＶ族化合物半導体層に素子が形成されてなる半導体装
置において、上記のキャリア濃度増大層が形成され難く
することを目的とする。
上記目的は、ＩＶ族半導体の基体と基体上に積層された
ｍｖ族化合物半導体層とを有し、ｍｖ族化合物半導体層
の基体に接する領域がＡＩを含み且つその領域に酸素が
ドープされて基板がなり、■Ｖ族化合物半導体層におけ
る酸素ドープ領域上の酸素ノンドープ領域に素子が形成
されてなる本発明の半導体装置によって達成される。
ｍｖ族化合物半導体層とを有し、ｍｖ族化合物半導体層
の基体に接する領域がＡＩを含み且つその領域に酸素が
ドープされて基板がなり、■Ｖ族化合物半導体層におけ
る酸素ドープ領域上の酸素ノンドープ領域に素子が形成
されてなる本発明の半導体装置によって達成される。
実用に供される多くのｍｖ族化合物半導体はＧａを含み
、そのＧａがＡＩに置換されても格子定数が殆ど変化し
ないことから、基体上に積層される■■族化合物半導体
層は、＾ｌを含ませても格子定数に余分な不整合を生ず
ることなく積層可能である。
、そのＧａがＡＩに置換されても格子定数が殆ど変化し
ないことから、基体上に積層される■■族化合物半導体
層は、＾ｌを含ませても格子定数に余分な不整合を生ず
ることなく積層可能である。
そして、Ａｔは酸素と結合し易く、結晶中に酸素が存在
するとエネルギーギャップの真中付近の深い準位を形成
してキャリアを補償することから、ｍｖ族化合物半導体
層の基体に接する領域に■族元素が拡散しても、その領
域はＡＩを含んで酸素ドープされており先に述べたキャ
リア濃度増大層が形成され難い。
するとエネルギーギャップの真中付近の深い準位を形成
してキャリアを補償することから、ｍｖ族化合物半導体
層の基体に接する領域に■族元素が拡散しても、その領
域はＡＩを含んで酸素ドープされており先に述べたキャ
リア濃度増大層が形成され難い。
かくしてこの基板を用いた半導体装置は、上記キャリア
濃度増大層が形成され難くなる。そしてこのことは、形
成された素子の特性が劣化するのを防止する。
濃度増大層が形成され難くなる。そしてこのことは、形
成された素子の特性が劣化するのを防止する。
以下本発明の実施例について第１図及び第２図を用いて
説明する。第１図は基板の実施例の側断面図、第２図は
半導体装置の実施例の側断面図であり、全図を通じ同一
符号は同一対象物を示す。
説明する。第１図は基板の実施例の側断面図、第２図は
半導体装置の実施例の側断面図であり、全図を通じ同一
符号は同一対象物を示す。
第１図に示す基板は、第３図で述べた基板従来例のバッ
ファ層２を、ＡＩを含むｍｖ族化合物半導体で構成しそ
こへ酸素をドープしたバッファ層２０にしたものである
。
ファ層２を、ＡＩを含むｍｖ族化合物半導体で構成しそ
こへ酸素をドープしたバッファ層２０にしたものである
。
即ち、バッファ層２０は、ＩＶ族半導体であるＳｔの基
体１上に成長されたａ −ＡＩＧａＡｓ （アモルファ
ス状ＡＩＧａＡｓ）層２１、その上に成長された酸素ド
ープＡＩＧａＡＪ５２２、その上に成長されたノンドー
プＡｌＧａＡｓ層２３、で構成される。素子が形成され
るｍｖ族化合物半導体領域であるＧａＡｓ層３は、ノン
ドープＡｌＧａＡｓ層２３上に成長される。
体１上に成長されたａ −ＡＩＧａＡｓ （アモルファ
ス状ＡＩＧａＡｓ）層２１、その上に成長された酸素ド
ープＡＩＧａＡＪ５２２、その上に成長されたノンドー
プＡｌＧａＡｓ層２３、で構成される。素子が形成され
るｍｖ族化合物半導体領域であるＧａＡｓ層３は、ノン
ドープＡｌＧａＡｓ層２３上に成長される。
ａ−ＡＩＧａＡｓ層２１、酸層上１プＡＩＧａＡｓＪｉ
２２及びノンドープＡｌＧａＡｓ層２３は、ＡＩＸ Ｇ
ａ１−、（ＡｓのＸがそれぞれ０．５．０．５及び０．
３であり、厚さがそれぞれ５〜１０ｎｍ、１００〜５０
０ｎｌ１１及び約５０ｎｍである。これら各層の成長は
、ＭＯＣＶＤ法によってなされ、特にａ−ＡＩＧａＡｓ
層２１は４層上１５００℃の低温でなされている。ここ
でノンドープＡＩＧａＡｓＪＷ２３は、酸素ドープＡｌ
ＧａＡｓ層２２の成長後に反応管内に残った酸素を除去
するために設けられている。
２２及びノンドープＡｌＧａＡｓ層２３は、ＡＩＸ Ｇ
ａ１−、（ＡｓのＸがそれぞれ０．５．０．５及び０．
３であり、厚さがそれぞれ５〜１０ｎｍ、１００〜５０
０ｎｌ１１及び約５０ｎｍである。これら各層の成長は
、ＭＯＣＶＤ法によってなされ、特にａ−ＡＩＧａＡｓ
層２１は４層上１５００℃の低温でなされている。ここ
でノンドープＡＩＧａＡｓＪＷ２３は、酸素ドープＡｌ
ＧａＡｓ層２２の成長後に反応管内に残った酸素を除去
するために設けられている。
バッファ層２０は、上記の構成により先に述べたように
、基体１から■族元素であるＳｉが拡散してきても酸素
の存在がキャリアを補償して、従来例の場合に問題にな
った第３図図示のキャリア濃度増大層４が形成され難い
。
、基体１から■族元素であるＳｉが拡散してきても酸素
の存在がキャリアを補償して、従来例の場合に問題にな
った第３図図示のキャリア濃度増大層４が形成され難い
。
かくしてこの基板を用いた半導体装置は、例えば第２図
に示す実施例のように第４図図示従来例と同じく形成さ
れたトランジスタにおいて、ピンチオフ特性が劣化した
りバックゲート効果が増大したりすることがなくなると
いった具合に、ＧａＡｓ層３に形成された素子の特性が
劣化することがなくなる。
に示す実施例のように第４図図示従来例と同じく形成さ
れたトランジスタにおいて、ピンチオフ特性が劣化した
りバックゲート効果が増大したりすることがなくなると
いった具合に、ＧａＡｓ層３に形成された素子の特性が
劣化することがなくなる。
なお、上記実施例のバッファ層２０は、第３図のバッフ
ァ層２の説明の■に対応するものであるが、■に対応さ
せてＡｌｘＧａ１−ｘＰにしこれに酸素をドープしても
良いことは勿論である。
ァ層２の説明の■に対応するものであるが、■に対応さ
せてＡｌｘＧａ１−ｘＰにしこれに酸素をドープしても
良いことは勿論である。
また、素子が形成される■■族化合物半導体領域のＧａ
Ａｓ層３は、形成される素子の都合でＧａＡｓにしであ
るのであり、この層はＧａＡｓに限定されるものではな
い。更に基体１も本発明の原理によりＩＶ族半導体であ
れば良＜ｓｉに限定されるものではない。そしてＧａＡ
ｓ層３や基体１を実施例と異ならせる場合のバッファ層
２０とするｍｖ族化合物半導体は、八１が含まれること
を前提に格子定数を勘案して選択されれば良いことは容
易に理解されよう。
Ａｓ層３は、形成される素子の都合でＧａＡｓにしであ
るのであり、この層はＧａＡｓに限定されるものではな
い。更に基体１も本発明の原理によりＩＶ族半導体であ
れば良＜ｓｉに限定されるものではない。そしてＧａＡ
ｓ層３や基体１を実施例と異ならせる場合のバッファ層
２０とするｍｖ族化合物半導体は、八１が含まれること
を前提に格子定数を勘案して選択されれば良いことは容
易に理解されよう。
以上説明したように本発明の構成によれば、ＩＶ族半導
体の基体と基体上に積層されたｍｖ族化合物半導体層と
を有して基板がなり、ｍｖ族化合物半導体層に素子が形
成されてなる半導体装置において、基板内の界面部にお
ける■族元素の拡散によるキャリア濃度増大層が形成さ
れ難くすることができで、形成された素子の特性が劣化
するのを防止する効果がある。
体の基体と基体上に積層されたｍｖ族化合物半導体層と
を有して基板がなり、ｍｖ族化合物半導体層に素子が形
成されてなる半導体装置において、基板内の界面部にお
ける■族元素の拡散によるキャリア濃度増大層が形成さ
れ難くすることができで、形成された素子の特性が劣化
するのを防止する効果がある。
第１図は基板の実施例の側断面図、
第２図は半導体装置の実施例の側断面図、第３図は基板
の従来例の側断面図、 第４図は半導体装置の従来例の側断面図、である。 図において、 １はＳｉの基体（ＩＶ族半導体の基体）、２．２０はバ
ッファ層、 ２１はａ−へ１ＧａＡｓ層、 ２２は酸素ドープＡｌＧａＡｓ層、 ２３はノンドープＡｌＧａＡｓ層、 ３はＧａＡｓ層 （素子が形成されるｍｖ族化合物半導体領域）、４はキ
ャリア濃度増大層（異常層）、 である。 鞍反の莢勿綬４ダ９の損・］注１面喝 事 １ ｍ 牛串ｉト体鴇峠ヒで６＝／）う司ミ巧キλイ多・Δ の
イ莢・１餠でｉ７ υ？コ峯 ２ の ノにζキ反の イカ≧水例ｃ）狽つ訪呑ゎ０峯 ３ 口 キ善体襞置Ｕ従来停゛１力劉笥面７ 芹 ４ 口
の従来例の側断面図、 第４図は半導体装置の従来例の側断面図、である。 図において、 １はＳｉの基体（ＩＶ族半導体の基体）、２．２０はバ
ッファ層、 ２１はａ−へ１ＧａＡｓ層、 ２２は酸素ドープＡｌＧａＡｓ層、 ２３はノンドープＡｌＧａＡｓ層、 ３はＧａＡｓ層 （素子が形成されるｍｖ族化合物半導体領域）、４はキ
ャリア濃度増大層（異常層）、 である。 鞍反の莢勿綬４ダ９の損・］注１面喝 事 １ ｍ 牛串ｉト体鴇峠ヒで６＝／）う司ミ巧キλイ多・Δ の
イ莢・１餠でｉ７ υ？コ峯 ２ の ノにζキ反の イカ≧水例ｃ）狽つ訪呑ゎ０峯 ３ 口 キ善体襞置Ｕ従来停゛１力劉笥面７ 芹 ４ 口
Claims (1)
- IV族半導体の基体と基体上に積層されたIIIＶ族化合
物半導体層とを有し、IIIＶ族化合物半導体層の基体に
接する領域がＡｌを含み且つその領域に酸素がドープさ
れて基板がなり、IIIＶ族化合物半導体層における酸素
ドープ領域上の酸素ノンドープ領域に素子が形成されて
なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227588A JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2227588A JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01196809A true JPH01196809A (ja) | 1989-08-08 |
| JP2757364B2 JP2757364B2 (ja) | 1998-05-25 |
Family
ID=12078206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2227588A Expired - Lifetime JP2757364B2 (ja) | 1988-02-02 | 1988-02-02 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2757364B2 (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003001573A3 (en) * | 2001-06-21 | 2003-03-13 | Motorola Inc | Apparatus for fabricating semiconductor structures |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US7005717B2 (en) | 2000-05-31 | 2006-02-28 | Freescale Semiconductor, Inc. | Semiconductor device and method |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US7045815B2 (en) | 2001-04-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Semiconductor structure exhibiting reduced leakage current and method of fabricating same |
| US7067856B2 (en) | 2000-02-10 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US7105866B2 (en) | 2000-07-24 | 2006-09-12 | Freescale Semiconductor, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US7161227B2 (en) | 2001-08-14 | 2007-01-09 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US7211852B2 (en) | 2001-01-19 | 2007-05-01 | Freescale Semiconductor, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US7342276B2 (en) | 2001-10-17 | 2008-03-11 | Freescale Semiconductor, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US20130056794A1 (en) * | 2010-04-30 | 2013-03-07 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
-
1988
- 1988-02-02 JP JP2227588A patent/JP2757364B2/ja not_active Expired - Lifetime
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067856B2 (en) | 2000-02-10 | 2006-06-27 | Freescale Semiconductor, Inc. | Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same |
| US7005717B2 (en) | 2000-05-31 | 2006-02-28 | Freescale Semiconductor, Inc. | Semiconductor device and method |
| US7105866B2 (en) | 2000-07-24 | 2006-09-12 | Freescale Semiconductor, Inc. | Heterojunction tunneling diodes and process for fabricating same |
| US7211852B2 (en) | 2001-01-19 | 2007-05-01 | Freescale Semiconductor, Inc. | Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate |
| US7045815B2 (en) | 2001-04-02 | 2006-05-16 | Freescale Semiconductor, Inc. | Semiconductor structure exhibiting reduced leakage current and method of fabricating same |
| WO2003001573A3 (en) * | 2001-06-21 | 2003-03-13 | Motorola Inc | Apparatus for fabricating semiconductor structures |
| US6992321B2 (en) | 2001-07-13 | 2006-01-31 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials |
| US7019332B2 (en) | 2001-07-20 | 2006-03-28 | Freescale Semiconductor, Inc. | Fabrication of a wavelength locker within a semiconductor structure |
| US6855992B2 (en) | 2001-07-24 | 2005-02-15 | Motorola Inc. | Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same |
| US7161227B2 (en) | 2001-08-14 | 2007-01-09 | Motorola, Inc. | Structure and method for fabricating semiconductor structures and devices for detecting an object |
| US7342276B2 (en) | 2001-10-17 | 2008-03-11 | Freescale Semiconductor, Inc. | Method and apparatus utilizing monocrystalline insulator |
| US6916717B2 (en) | 2002-05-03 | 2005-07-12 | Motorola, Inc. | Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate |
| US7169619B2 (en) | 2002-11-19 | 2007-01-30 | Freescale Semiconductor, Inc. | Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process |
| US6885065B2 (en) | 2002-11-20 | 2005-04-26 | Freescale Semiconductor, Inc. | Ferromagnetic semiconductor structure and method for forming the same |
| US6806202B2 (en) | 2002-12-03 | 2004-10-19 | Motorola, Inc. | Method of removing silicon oxide from a surface of a substrate |
| US6965128B2 (en) | 2003-02-03 | 2005-11-15 | Freescale Semiconductor, Inc. | Structure and method for fabricating semiconductor microresonator devices |
| US20130056794A1 (en) * | 2010-04-30 | 2013-03-07 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
| US9559196B2 (en) * | 2010-04-30 | 2017-01-31 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2757364B2 (ja) | 1998-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01196809A (ja) | 半導体装置 | |
| JP5907465B2 (ja) | 半導体素子及び結晶積層構造体 | |
| EP0144242A2 (en) | Compound semiconductor integrated circuit device | |
| EP0515148A2 (en) | Field effect transistors on spinel substrates | |
| EP0249371A2 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| US20040079959A1 (en) | Group-III nitride semiconductor device, production method thereof and light-emitting diode | |
| EP0405832A1 (en) | Doping procedures for semiconductor devices | |
| JPS61147577A (ja) | 相補型半導体装置 | |
| JPH03278542A (ja) | 半導体装置 | |
| JPH09246527A (ja) | 半導体装置 | |
| JPS61274369A (ja) | 電界効果型半導体装置 | |
| JP2808671B2 (ja) | 電界効果トランジスタ | |
| WO2021243603A1 (zh) | 半导体结构及其制作方法 | |
| JPS63272080A (ja) | 半導体装置 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| JPH02202085A (ja) | 半導体レーザ装置の製造方法 | |
| JPS5918679A (ja) | 半導体装置 | |
| JPS59114873A (ja) | 半導体装置 | |
| JPH025439A (ja) | 半導体基板 | |
| JPH01166568A (ja) | 半導体装置 | |
| JPH10242167A (ja) | 電界効果型トランジスタ用エピタキシャルウェハ及びその製造方法並びに電界効果型トランジスタ | |
| JPH043433A (ja) | 化合物半導体接合型ｆｅｔ | |
| JPH09172165A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPS62113479A (ja) | 電界効果半導体装置の製造方法 | |
| JPS6064480A (ja) | 電界効果トランジスタの製造方法 |