JPH0119798B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ボタン電話機の動作状態を初期化す
るためのボタン電話装置のリセツト方式の改良に
関する。

〔発明の技術的背景〕

一般にボタン電話機は、例えばマイクロプロセ
ツサを使用した制御回路を有し、この制御回路に
より主装置との間で制御データ信号の授受を行な
い、これによりボタン電話機内の表示器および増
幅器のオン・オフ制御やボタン電話機のスイツチ
の操作情報を主装置に報知せしめる制御等の各種
動作制御を行なつている。したがつて、例えば静
電気等の外来ノイズにより制御回路が暴走する
と、電話機は異常動作を起こして装置全体が使用
不能になるため、制御回路の暴走には確実に対処
する必要がある。

そこで従来では、例えば第１図に示す如く、計
数回路４とリセツト信号発生回路５とからなるリ
セツト回路６を設け、制御回路１が正常に作動し
ている時に定期的に発生するパルス信号（例えば
周期が20ｍsec）を計数回路４で監視してこのパ
ルス信号が断となつたときリセツト回路５からリ
セツト信号を発生し、このリセツト信号を制御回
路のリセツト端子に印加することにより制御回路
１の動作状態を初期化するようにしている。な
お、図中２は主装置（図示せず）との間の制御デ
ータ信号の伝送を行なうための線路、３はインタ
フエース回路である。

〔背景技術の問題点〕

ところが、このような従来のリセツト方式にあ
つては、次のような問題点があつた。

(i) 一般にマイクロプロセツサを使用した制御回
路１は、プログラムが暴走したとき定期パルス
の発生を停止するモードの他に、マイクロプロ
セツサの命令サイクルに近いパルスが発生する
モードが存在する。このため、前記したように
制御回路１が暴走したとき定期パルス信号の発
生を停止する点に着目した従来の方式にあつて
は、上記命令サイクルに近いパルスが発生した
場合に確実にリセツトできないことになり、監
視性能が低い。

(ii) 定期パルス信号を監視するために、制御回路
１に出力ポートを増設しなければならないた
め、構成が複雑化および大形化する。

〔発明の目的〕

本発明は、如何なる暴走モードであつても確実
に検出し対応し得るようにして監視性能を高め、
かつ出力ポートの増設を不要として構成の簡単化
をはかつたボタン電話装置のリセツト方式を提供
することを目的とする。

〔発明の概要〕

本発明は、上記目的を達成するために、計時回
路を設け、この計時回路で制御回路から上り制御
データ信号に含まれる所定のクロツク信号が発生
されなくなつたときに計時を行なつてその計時値
が所定値に達したときリセツト信号発生回路から
リセツト信号を発生して制御回路の動作状態を初
期化するようにしたものである。

〔発明の実施例〕

第２図は本発明の一実施例におけるリセツト方
式を適用したボタン電話機の要部構成図で、前記
第１図と同一部分には同一符号を付して詳しい説
明は省略する。

同図において、１０はリセツト回路であり、こ
のリセツト回路１０は、計数回路１１と、この計
数回路１１へ特定のクリア信号のみを供給する低
域通過フイルタ（LPF）１２と、計数回路１１
の出力信号を波形整形する微分回路１３と、この
微分回路１３の整形出力信号によりオン動作する
リセツトトランジスタ１４と、制御回路１へのリ
セツト信号を作成する第１の時定数回路１５と、
計数回路１１をリセツトするための信号を作成す
る第２の時定数回路１６とから構成されている。

計数回路１１は、主装置から線路２およびイン
タフエース回路３を介して到来する下り制御デー
タ信号に含まれるクロツク信号（約2.4KHz）を
計数するもので、この計数動作は制御回路１から
送出される上り制御データ信号に含まれるクロツ
ク信号（約2.4KHz）が低域通過フイルタ１２を
経て供給される毎にクリアされる。そして、この
上り制御データ信号のクロツク信号が供給されな
くなり、これにより前記下り制御データ信号のク
ロツク信号の計数累積値が所定値に達した時点で
出力信号を発する。ここで、低域通過フイルタ１
２は、制御回路１の暴走時に、上り制御データ信
号中に発生する2.4KHzよりも高周波の異状周波
数パルスを阻止して、計数回路１１に印加しない
ようにするためのものである。

第１の時定数回路１５は、リセツトトランジス
タ１４が導通したとき動作して、制御回路１を初
期化するに必要なパルス幅を有するリセツト信号
を発するものである。なお、この第１の時定数回
路１５は、電源スイツチ投入時におけるリセツト
信号の発生回路も兼用している。一方、第２の時
定数回路１６は、制御回路１の初期化時に計数回
路１１をクリアするとともに計数動作を一定期間
停止させるための信号を発生するもので、この信
号の発生期間、つまりパルス幅は上記第１の時定
数回路１５で発生するリセツト信号のパルス幅よ
りも長く定められる。

また、前記インタフエース回路３と制御回路１
との間の下り制御データ信号供給路中には、分離
回路２０が設けてある。この分離回路２０は、制
御回路１の入力ポートがノイズ等によりシヤント
されて低インピーダンスになつた場合に、インタ
フエース回路３側と分離してインタフエース回路
３の出力インピーダンスを高インピーダンスに保
持するためのものである。

このような構成であるから、電源スイツチを投
入すると、第１の時定数回路１５からリセツト信
号が発生されて制御回路１は初期化され、以後所
定のシーケンスに従つて制御動作を開始する。ま
たこのとき、上記電源スイツチの投入と同時に第
２の時定数回路１６からも信号が発生され、この
信号により計数回路１１はその計数内容がクリア
され、以後上記制御回路１が制御動作を開始した
のち計数動作を開始する。したがつて、制御回路
１が動作を開始するまでの初期化期間中に、計数
回路１１が計数動作を開始して出力信号を発し、
これにより制御回路１に再度リセツト信号が印加
されるといつた不具合は生じない。

さてこの状態で、例えば静電気等の外来ノイズ
により制御回路１のプログラムカウンタの内容が
変化して制御回路１が暴走し、これにより上り制
御データ信号の送出が停止すると、計数回路１１
にその計数内容をクリアするためのクロツク信号
が印加されなくなる。このため、計数回路１１で
は計数がなされ、計数値が所定値に達した時点で
出力信号が発生される。この出力信号が発生され
ると、微分回路１３の整形出力信号によりリセツ
トトランジスタ１４が導通し、この結果第１の時
定数回路１５からリセツト信号が発生されて制御
回路１は初期化される。またこのとき、上記リセ
ツトトランジスタ１４の導通により第２の時定数
回路１６からも信号が発生され、この信号により
計数回路１１の計数内容はクリアされ、またその
クリア状態は前記電源投入時で述べた如く制御回
路１が制御動作を開始するまで保持される。した
がつてこの場合にも、不必要なリセツト信号の発
生が行なわれない。

なお、前記外来ノイズの到来時に、制御回路１
の下り制御データ入力用のポートがシヤントされ
てその入力インピーダンスが低インピーダンスに
なることがある。しかし、このように制御回路１
側が低インピーダンスになつたとしても、分離回
路２０により分離されてインタフエース回路３側
は高インピーダンスに保持されるので、下り制御
データ信号は確実に計数回路１１に供給され、こ
の結果計数回路１１では確実な計数動作が行なわ
れる。

一方、制御回路１の暴走時に、上り制御データ
信号がオフとならずに命令サイクルに対応した高
周波の異常周波数パルスが送出された場合には、
この異常周波数パルスは低域通過フイルタ１２で
通過を阻止されて計数回路１１には印加されな
い。したがつて、計数回路１１にはクリア信号が
全く印加されなくなり、計数回路１１では計数動
作が行なわれて所定時間後に出力信号が送出され
る。この出力信号が発生されると、前述した場合
と同様に第１の時定数回路１５からリセツト信号
が発生させてこれにより制御回路１は初期化さ
れ、また第２の時定数回路１６により計数回路１
１はクリアされ、かつそのクリア状態は制御回路
１が制御動作を開始するまで保持される。

このように、本実施例のリセツト方式であれ
ば、計数回路１１で主装置からの下り制御データ
信号のクロツク信号を計数するとともに、制御回
路１から正常時に発生される上り制御データ信号
のクロツク信号が到来しなくなつたとき、すなわ
ち、クロツク信号の送出が停止するかもしくは異
常周波数パルスが低域通過フイルタ１２で阻止さ
れて計数回路１１には何らクリア信号が印加され
なくなつたときに、上記クロツク信号の計数動作
を行なわせて第１の時定数回路１５からリセツト
信号を発生させるようにしているので、如何なる
暴走モードであつても、確実に制御回路１の動作
状態を初期化することができる。したがつて、従
来に比べて暴走の監視性能を大幅に高めることが
できる。また本実施例であれば、計数回路１１に
おける計数クロツク信号は主装置からのものを用
い、またクリア用の信号についても制御回路１か
ら送出される上り制御データ信号を使用している
ので、装置の制御用として既に使用されている制
御データ信号をそのまま使用することになり、こ
の結果従来のように制御回路１に出力ポートを増
設することが全く不要となる。したがつて、構成
の簡単化および小形化をはかることができる。さ
らに、本実施例では、上り制御データ信号と下り
制御データ信号とをそれぞれ監視していることか
ら、主装置に対する伝送制御データ信号をそのま
ま監視することになるので、リセツトシーケンス
の信頼性を向上させることができる。

なお本発明は、上記実施例に限定されるもので
はない。例えば、計数回路は、低域通過フイルタ
の出力信号が印加される毎に所定のパルス幅の信
号の送出を開始する単安定マルチバイブレータを
有し、このマルチバイブレータから出力される信
号の終了時点（パルスの後縁）でリセツト信号発
生回路にリセツト信号を発生させるような構成に
してもよい。また、制御回路については、マイク
ロプロセツサを使用したいわゆるソフトウエア制
御のものばかりでなく、論理回路等により構成し
たハードウエア制御のものであつても同様に適用
できる。さらに、制御回路と計数回路との間のリ
セツト時間差は、例えば制御回路にＮ−MOSタ
イプの素子を使用し、かつ計数回路にＣ−MOS
タイプの素子を使用することにより、リセツト信
号の動作レベルに差をつけることで設定してもよ
い。その他、リセツト信号発生回路および計数回
路の構成についても、本発明の要旨を逸脱しない
範囲で種々変形して実施できる。

〔発明の効果〕

以上詳述したように本発明は、計時回路で制御
回路から上り制御データ信号に含まれる所定のク
ロツク信号が発生されなくなつたときに計時動作
を行なつて、その計時値が所定値に達したときリ
セツト信号発生回路からリセツト信号を発生して
制御回路の動作状態を初期化するようにしたもの
である。

したがつて、如何なる暴走モードであつても確
実に検出し対応し得るようにして監視性能を高
め、かつ出力ポートの増設を不要として構成の簡
単化をはかつたボタン電話装置のリセツト方式を
提供することができる。

【図面の簡単な説明】

第１図は従来におけるリセツト方式を適用した
ボタン電話機の概略構成図、第２図は本発明の一
実施例におけるリセツト方式を適用したボタン電
話機の概略構成図である。 １……制御回路、２……線路、３……インタフ
エース回路、１０……リセツト回路、１１……計
数回路、１２……低域通過フイルタ、１３……微
分回路、１４……リセツトトランジスタ、１５…
…第１の時定数回路、１６……第２の時定数回
路、２０……分離回路。

Claims (1)

1. 【特許請求の範囲】 １ ボタン電話機内に制御回路を設けて主装置と
   の間で制御データ信号の授受を常時行なうことに
   より、ボタン電話機および主装置の動作を制御す
   るボタン電話装置において、ボタン電話機に、前
   記制御回路から上り制御データ信号に含まれる所
   定のクロツク信号が発生されなくなつたときのみ
   計時動作を行なう計時回路と、この計時回路の計
   時値が所定値に達したときリセツト信号を作成し
   て前記制御回路に供給し制御回路の動作状態をリ
   セツトするリセツト信号発生回路とを設けて、ボ
   タン電話機を初期状態にリセツトするように構成
   したことを特徴とするボタン電話装置のリセツト
   方式。 ２ 計時動作を行なうためのタイミング信号を下
   り制御データ信号により発生するように構成した
   ことを特徴とする特許請求の範囲第１項記載のボ
   タン電話装置のリセツト方式。 ３ 上り制御データ信号をローパスフイルタ回路
   を介して計時回路に与えるように構成したことを
   特徴とする特許請求の範囲第１項又は第２項記載
   のボタン電話装置のリセツト方式。