JPH01199231A - マイクロプログラム変更装置 - Google Patents
マイクロプログラム変更装置Info
- Publication number
- JPH01199231A JPH01199231A JP2278588A JP2278588A JPH01199231A JP H01199231 A JPH01199231 A JP H01199231A JP 2278588 A JP2278588 A JP 2278588A JP 2278588 A JP2278588 A JP 2278588A JP H01199231 A JPH01199231 A JP H01199231A
- Authority
- JP
- Japan
- Prior art keywords
- microinstruction
- address
- microprogram
- execution
- changed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラム制御装置に関し、特に、
制御メモリに格納されているマイクロプログラムを変更
するための装置に関する。
制御メモリに格納されているマイクロプログラムを変更
するための装置に関する。
従来、制御メモリに格納されたマイクロプログラムの変
更は、たとえ部分的な変更の場合でも。
更は、たとえ部分的な変更の場合でも。
変更されたマイクロ命令を含むマイクロプログラムの全
体を別の計算機でアセンブルした後、サービスプロセッ
サ（ｓｖｐ）等の保守機構が持つイニシャルマイクロプ
ログラムロード（ＩＭＰＬ）機能を用いて、マイクロプ
ログラムの全体を入替えることによって、遂行されてい
る。
体を別の計算機でアセンブルした後、サービスプロセッ
サ（ｓｖｐ）等の保守機構が持つイニシャルマイクロプ
ログラムロード（ＩＭＰＬ）機能を用いて、マイクロプ
ログラムの全体を入替えることによって、遂行されてい
る。
特開昭６２−３１４３２号公報には、マイクロ命令を実
行時点で一時的に修正（モディファイ）する装置が記載
されている。この装置は、マイクロプログラムの開発を
支援するためのものであって、稼動中に制御メモリ内の
マイクロ命令を書替えるものではない。
行時点で一時的に修正（モディファイ）する装置が記載
されている。この装置は、マイクロプログラムの開発を
支援するためのものであって、稼動中に制御メモリ内の
マイクロ命令を書替えるものではない。
従来の方法では、ＩＭＰＬ処理によりマイクロプログラ
ムの全体を入替えるので、その期間中データ処理を中断
しなければならない。ところで、マイクロプログラムの
変更は、バグの除去２機能の変更又は強化などの目的で
、かなり頻繁に必要となるのが実情であり、ハードウェ
アの信頼性が向上した現在では、しばしば、マイクロプ
ログラムの変更のためにデータ処理が中断される回数が
、故障に起因する中断の１０倍を越す。
ムの全体を入替えるので、その期間中データ処理を中断
しなければならない。ところで、マイクロプログラムの
変更は、バグの除去２機能の変更又は強化などの目的で
、かなり頻繁に必要となるのが実情であり、ハードウェ
アの信頼性が向上した現在では、しばしば、マイクロプ
ログラムの変更のためにデータ処理が中断される回数が
、故障に起因する中断の１０倍を越す。
本発明の目的は、変更を要するマイクロ命令のみを、し
かもマイクロプログラムの正常な実行と実質上並行して
、書替えることを可能にし、それにより、マイクロプロ
グラムの部分的変更の操作に伴うデータ処理時間のロス
を、最小限にとどめることにある。
かもマイクロプログラムの正常な実行と実質上並行して
、書替えることを可能にし、それにより、マイクロプロ
グラムの部分的変更の操作に伴うデータ処理時間のロス
を、最小限にとどめることにある。
本発明のマイクロプログラム変更装置は、変更すべきマ
イクロ命令のアドレスを識別する情報を記憶する手段と
、マイクロプログラムの実行中にアドレス識別情報によ
り識別されるアドレスがアクセスされたことを検出する
手段と、この検出手段の出力に応答して当該アドレスか
ら読出されたマイクロ命令の実行を抑止する手段と、前
記検出手段の出力に応答して当該アドレスに変更された
マイクロ命令を転送する手段と、この転送に続いて同じ
アドレスに対してマイクロ命令の読出し実行回路を再起
動する手段とを備える。
イクロ命令のアドレスを識別する情報を記憶する手段と
、マイクロプログラムの実行中にアドレス識別情報によ
り識別されるアドレスがアクセスされたことを検出する
手段と、この検出手段の出力に応答して当該アドレスか
ら読出されたマイクロ命令の実行を抑止する手段と、前
記検出手段の出力に応答して当該アドレスに変更された
マイクロ命令を転送する手段と、この転送に続いて同じ
アドレスに対してマイクロ命令の読出し実行回路を再起
動する手段とを備える。
前記の構成によれば、マイクロプログラムの実行中に、
変更対象アドレスからマイクロ命令が読出されると、そ
のことが検出されて、そのマイクロ命令の実行は阻止さ
れ、代りに、そのアドレスに変更されたマイクロ命令が
書込まれ、続いて、この変更されたマイクロ命令が読出
され、実行される。すなわち、計算機の稼動中に、マイ
クロ命令の書替えが行なわれる。
変更対象アドレスからマイクロ命令が読出されると、そ
のことが検出されて、そのマイクロ命令の実行は阻止さ
れ、代りに、そのアドレスに変更されたマイクロ命令が
書込まれ、続いて、この変更されたマイクロ命令が読出
され、実行される。すなわち、計算機の稼動中に、マイ
クロ命令の書替えが行なわれる。
第１図は、後で詳述する実施例の要点を示し、それによ
り１本発明の概念の明確な理解を助けるものである。制
御メモリ（Ｃ８）１とマイクロ命令リロード指示ピッＩ
−メモリ （ＣＲＩＳ）２は、同じアドレスを持ち、Ｃ
ＲＩＳ２の各アドレスには、そのアドレスのマイクロ命
令が変更されるべきときに１”の値を取るピッＩ−が、
マイクロプログラム変更操作の初期に書込まれる。その
後、マイクロプログラムの実行につれて、制御メモリア
ドレスレジスタ（Ｃ３ＡＲ）３の内容は、Ｃ３ＩとＣ３
ＩＲ２の双方に供給され、したがって、実行のために読
出されたマイクロ命令と同じアドレスのＣＲＩＳ２の内
容、すなわちマイクロ命令リロード指示ビット１００が
、読出される。このビット１００が１１１ Ｉ＋ならば
、マイクロ命令実行抑止手段１０１が働いて、当該アド
レスから読出されたマイクロ命令の実行１０２は抑止さ
れ、更に、当該アドレスのマイクロ命令の書替え１０３
が行なわれ、それが終ると、この書替えられたマイクロ
命令の実行１０４が行なわれる。
り１本発明の概念の明確な理解を助けるものである。制
御メモリ（Ｃ８）１とマイクロ命令リロード指示ピッＩ
−メモリ （ＣＲＩＳ）２は、同じアドレスを持ち、Ｃ
ＲＩＳ２の各アドレスには、そのアドレスのマイクロ命
令が変更されるべきときに１”の値を取るピッＩ−が、
マイクロプログラム変更操作の初期に書込まれる。その
後、マイクロプログラムの実行につれて、制御メモリア
ドレスレジスタ（Ｃ３ＡＲ）３の内容は、Ｃ３ＩとＣ３
ＩＲ２の双方に供給され、したがって、実行のために読
出されたマイクロ命令と同じアドレスのＣＲＩＳ２の内
容、すなわちマイクロ命令リロード指示ビット１００が
、読出される。このビット１００が１１１ Ｉ＋ならば
、マイクロ命令実行抑止手段１０１が働いて、当該アド
レスから読出されたマイクロ命令の実行１０２は抑止さ
れ、更に、当該アドレスのマイクロ命令の書替え１０３
が行なわれ、それが終ると、この書替えられたマイクロ
命令の実行１０４が行なわれる。
第２図は、本発明の一実施例をブ′ロックダイヤグラム
で示す。制御メモリ（Ｃ８）１と、制御メモリアドレス
レジスタ（Ｃ８ＡＲ）３と、制御メ分は、通常のマイク
ロプログラム制御様溝である。
で示す。制御メモリ（Ｃ８）１と、制御メモリアドレス
レジスタ（Ｃ８ＡＲ）３と、制御メ分は、通常のマイク
ロプログラム制御様溝である。
平常状態において、Ｃ３ＡＲ３からのアドレスに従って
ＣＳＩがアクセスされると、そのアドレスのマイクロ命
令データがＣ３ＤＲ４に読出され、そこからＣ３ＤＲＤ
ＩＩに転送された後、デコーダ１４を介して、対応する
制御信号２０１となり、被制御ハードウェア１５に供給
される。一方、Ｃ３ＤＲ４中のマイクロ命令の次マイク
ロ命令アドレス部２０２は、セレクタ１６を経てＣ３Ａ
Ｒ３にセットされ、次のマイクロ命令のアドレスを指定
する。Ｃ８１の内容の原データ（Ｃ８Ｄ）は。
ＣＳＩがアクセスされると、そのアドレスのマイクロ命
令データがＣ３ＤＲ４に読出され、そこからＣ３ＤＲＤ
ＩＩに転送された後、デコーダ１４を介して、対応する
制御信号２０１となり、被制御ハードウェア１５に供給
される。一方、Ｃ３ＤＲ４中のマイクロ命令の次マイク
ロ命令アドレス部２０２は、セレクタ１６を経てＣ３Ａ
Ｒ３にセットされ、次のマイクロ命令のアドレスを指定
する。Ｃ８１の内容の原データ（Ｃ８Ｄ）は。
図示されていない補助メモリ（例えば磁気ディスク）に
保持されている。
保持されている。
本発明により、マイクロ命令リロード指示ビットメモリ
（ＣＲＩＳ）２が設けられる。ＣＲＩＳ２は、Ｃ３Ｉ
と同一のアドレスを持ち、各アドレスの容量（ワード長
）は１ピッ１−である。通常。
（ＣＲＩＳ）２が設けられる。ＣＲＩＳ２は、Ｃ３Ｉ
と同一のアドレスを持ち、各アドレスの容量（ワード長
）は１ピッ１−である。通常。
ＣＲＩＳＺ中の全ビットは“０”である。マイクロプロ
グラムの部分的変更が必要になると、オペレータは、補
助メモリ中のマイクロプログラム原データ（Ｃ８Ｄ）に
おける変更対象マイクロ命令を書替え、かつ変更対象ア
ドレスと値“１″′のりロード指示ビットとから成る変
更対象アドレス指示データ（Ｉ Ｄ）を、補助メモリに
格納して、図示されていないサービスプロセッサ（ｓｖ
Ｐ）に、マイクロプログラムの変更を指令する。この指
令に応答して、ＳｖＰは、主メモリの適当な領域７（こ
の領域は、予め定められても、あるいはオペレータによ
り指定されてもよい）に、ＩＤ７１とＣ３Ｄ７２を転送
し５次いで、ＣＲＩＳ２へのりロード指示ビットの書込
みを開始する。
グラムの部分的変更が必要になると、オペレータは、補
助メモリ中のマイクロプログラム原データ（Ｃ８Ｄ）に
おける変更対象マイクロ命令を書替え、かつ変更対象ア
ドレスと値“１″′のりロード指示ビットとから成る変
更対象アドレス指示データ（Ｉ Ｄ）を、補助メモリに
格納して、図示されていないサービスプロセッサ（ｓｖ
Ｐ）に、マイクロプログラムの変更を指令する。この指
令に応答して、ＳｖＰは、主メモリの適当な領域７（こ
の領域は、予め定められても、あるいはオペレータによ
り指定されてもよい）に、ＩＤ７１とＣ３Ｄ７２を転送
し５次いで、ＣＲＩＳ２へのりロード指示ビットの書込
みを開始する。
まず、ＣＳリロード許可クラッチＣＲＥｒ、）９がリセ
ットされる。ＣＲＥＬ９がリセット状態にあると、セレ
クタ１７は、ＳｖＰから転送されるＩＤ７１中のりロー
ド指示ビット２０３を選択し、セレクタ１８は、ＣＲＩ
Ｓアドレスレジスタ（ＩＳＡ）１９の内容、すなわちｓ
ｖｐから転送されるＩＤ７１中の変更対象アドレス２０
４を、選択する。したがって、変更対象アドレスは、セ
レクタ１８を経てＣＲＩ Ｓ ２のアドレス選択回路に
供給され、また、対応するりロード指示ビットは、セレ
クタ１７とリロード指示データレジスタ（ＲＩＤＲ）５
を経て、ＣＲＩＳ２の書込回路に供給され、その結果、
変更対象マイクロ命令のアドレスと同じＣＲＩＳ２のア
ドレスに、１１″が書込まれる。同様にして、ＣＲＩＳ
２における他のすべての変更対象アドレスに、ｔｚ １
ｐｐが書込まれる。ＣＲＥＬ９がリセット状態にある
と、ＣＲＩＳ２は、マイクロプログラムの実行に際して
参照されない。したがって、前述したりロード指示ビッ
トのＶＲＩＳ２への書込みは、マイクロプログラムの実
行と並行して行なわれる。
ットされる。ＣＲＥＬ９がリセット状態にあると、セレ
クタ１７は、ＳｖＰから転送されるＩＤ７１中のりロー
ド指示ビット２０３を選択し、セレクタ１８は、ＣＲＩ
Ｓアドレスレジスタ（ＩＳＡ）１９の内容、すなわちｓ
ｖｐから転送されるＩＤ７１中の変更対象アドレス２０
４を、選択する。したがって、変更対象アドレスは、セ
レクタ１８を経てＣＲＩ Ｓ ２のアドレス選択回路に
供給され、また、対応するりロード指示ビットは、セレ
クタ１７とリロード指示データレジスタ（ＲＩＤＲ）５
を経て、ＣＲＩＳ２の書込回路に供給され、その結果、
変更対象マイクロ命令のアドレスと同じＣＲＩＳ２のア
ドレスに、１１″が書込まれる。同様にして、ＣＲＩＳ
２における他のすべての変更対象アドレスに、ｔｚ １
ｐｐが書込まれる。ＣＲＥＬ９がリセット状態にある
と、ＣＲＩＳ２は、マイクロプログラムの実行に際して
参照されない。したがって、前述したりロード指示ビッ
トのＶＲＩＳ２への書込みは、マイクロプログラムの実
行と並行して行なわれる。
ＣＲＩＳ２へのりロード指示ビットの書込みが完了する
と、ＳｖＰは、ＣＲＥＬ９のセットを要求するラッチ（
図示省略）をセットし、その後、マイクロプログラムの
適当な処理ポイント（例えばＥ ＯＰ ： Ｅｎｄ ｏ
ｆ Ｐｒｏｃｅｓｓ）において、前記の要求が受付けら
れて、ＣＲＥＬ９がセットされる。
と、ＳｖＰは、ＣＲＥＬ９のセットを要求するラッチ（
図示省略）をセットし、その後、マイクロプログラムの
適当な処理ポイント（例えばＥ ＯＰ ： Ｅｎｄ ｏ
ｆ Ｐｒｏｃｅｓｓ）において、前記の要求が受付けら
れて、ＣＲＥＬ９がセットされる。
その結果、セレクタ１７とセレクタ１８は、それぞれ“
Ｏ”とＣ３ＡＲ３の出力を選択するように切替えられ、
そして、Ｃ３ＩＲ２は、Ｃ８ｌと同期して読出されるよ
うになる。
Ｏ”とＣ３ＡＲ３の出力を選択するように切替えられ、
そして、Ｃ３ＩＲ２は、Ｃ８ｌと同期して読出されるよ
うになる。
以後、Ｃ８１からマイクロ命令が読出されるたびに、そ
れと同じアドレスのＣＲＩＳ２の内容が読出される。な
おＣ３ＡＲ３の内容は、平常状態（Ｃ５ＡＲＤ） においてはＣ５ＡＲ遅延レジスタ△８°に転送され、後
述する変更対象アドレスの保存に備える。
れと同じアドレスのＣＲＩＳ２の内容が読出される。な
おＣ３ＡＲ３の内容は、平常状態（Ｃ５ＡＲＤ） においてはＣ５ＡＲ遅延レジスタ△８°に転送され、後
述する変更対象アドレスの保存に備える。
ＣＲＩＳ２の出力２０５が“０″ならば、その時読出さ
れたマイクロ命令には変更がない。この場合、ＡＮＤ回
路１２の出力はＩＩ ＯＩＩであり、ＣＳｔがら読出さ
れたマイクロ命令は、平常通り実行される。他方、ＣＲ
ＩＳの出力２０５が１１１１１ならば、ＡＮＤ回路１２
の出力は“１”になり、ＣＳリロードモードラッチ（Ｃ
ＲＭＬ）１０をセットする。
れたマイクロ命令には変更がない。この場合、ＡＮＤ回
路１２の出力はＩＩ ＯＩＩであり、ＣＳｔがら読出さ
れたマイクロ命令は、平常通り実行される。他方、ＣＲ
ＩＳの出力２０５が１１１１１ならば、ＡＮＤ回路１２
の出力は“１”になり、ＣＳリロードモードラッチ（Ｃ
ＲＭＬ）１０をセットする。
セットされたＣＲＭＬｌｏの“１”出力は、デコーダ１
４の平常機能部分を抑止して、その時読出されたマイク
ロ命令の実行を阻止する。Ｃ５ＡｎＤ８の更新は、ＣＲ
ＭＬｌｏの“１”出力により禁止され、それにより、変
更対象アドレスを保存する。
４の平常機能部分を抑止して、その時読出されたマイク
ロ命令の実行を阻止する。Ｃ５ＡｎＤ８の更新は、ＣＲ
ＭＬｌｏの“１”出力により禁止され、それにより、変
更対象アドレスを保存する。
ＡＮＤ回路１２のパ１”出力は、また、新マイクロ命令
をＣ８Ｉに書込むためのマイクロプログラムルーチン（
ＣＳリロードルーチン）へのブレークインを制御する論
理回路１３を起動する。
をＣ８Ｉに書込むためのマイクロプログラムルーチン（
ＣＳリロードルーチン）へのブレークインを制御する論
理回路１３を起動する。
ブレークイン制御論理回路１３は、起動されると、５Ｔ
ＡＲＴ信号を発生して、ＣＲリロ一ドル−チンのための
実行ステージを起動し、かつ、セレクタ１６を切替えて
、ＣＳリロードルーチンの先頭アドレスをＣ３ＡＲ３に
セットする。こうして起動されたＯＳリロードルーチン
は、対応するＣ３Ｄ７２ （そのアドレスは、Ｃ８ＡＲ
Ｄ８に保存されている変更対象アドレスと、主メモリ７
におけるＣ８Ｄの先頭アドレスとから決定することがで
きる）をＣ８書込データレジスタ（Ｃ５ＷＤＲ）６に読
出すとともに、セレクタ１７により選択された“０″を
ＲＩＤＲ５にセットし、続いて、Ｃ８ＡＲＤＢ中の変更
対象アドレスをＣ３ＡＲ３に転送した後、Ｃ８ＩとＣＲ
ＩＳ２に書込動作を行なわせ、それにより、Ｃ８１に変
更されたマイクロ命令を書込むとともに、ＣＲＩＳＺ中
のりロード指示ビットを０”にリセットする。最後に、
ＣＲＭＬｌｏがリセットされて、デコーダ１４の平常機
能部分が復活し、次いで、平常のマイクロプログラム実
行シーケンスが再開される。その結果、この時点でのＣ
３ＡＲ３の内容が指定するＯＳアドレス（変更対象アド
レス）の内容、すなわち令書替えられたマイクロ命令が
、読出されて、実行される。ＣＳリロードルーチンの実
行中は、マイクロ命令解読・実行機構において、このル
ーチンの専用機能部分のみが働き、平常機能部分は凍結
されている。なお、ＣＲＥＬ９は、変更を要する全マイ
クロ命令の書替えが完了した時にリセットしてもよい。
ＡＲＴ信号を発生して、ＣＲリロ一ドル−チンのための
実行ステージを起動し、かつ、セレクタ１６を切替えて
、ＣＳリロードルーチンの先頭アドレスをＣ３ＡＲ３に
セットする。こうして起動されたＯＳリロードルーチン
は、対応するＣ３Ｄ７２ （そのアドレスは、Ｃ８ＡＲ
Ｄ８に保存されている変更対象アドレスと、主メモリ７
におけるＣ８Ｄの先頭アドレスとから決定することがで
きる）をＣ８書込データレジスタ（Ｃ５ＷＤＲ）６に読
出すとともに、セレクタ１７により選択された“０″を
ＲＩＤＲ５にセットし、続いて、Ｃ８ＡＲＤＢ中の変更
対象アドレスをＣ３ＡＲ３に転送した後、Ｃ８ＩとＣＲ
ＩＳ２に書込動作を行なわせ、それにより、Ｃ８１に変
更されたマイクロ命令を書込むとともに、ＣＲＩＳＺ中
のりロード指示ビットを０”にリセットする。最後に、
ＣＲＭＬｌｏがリセットされて、デコーダ１４の平常機
能部分が復活し、次いで、平常のマイクロプログラム実
行シーケンスが再開される。その結果、この時点でのＣ
３ＡＲ３の内容が指定するＯＳアドレス（変更対象アド
レス）の内容、すなわち令書替えられたマイクロ命令が
、読出されて、実行される。ＣＳリロードルーチンの実
行中は、マイクロ命令解読・実行機構において、このル
ーチンの専用機能部分のみが働き、平常機能部分は凍結
されている。なお、ＣＲＥＬ９は、変更を要する全マイ
クロ命令の書替えが完了した時にリセットしてもよい。
しかし、ＣＲＩＳ２の全内容が“０”にリセットされた
後は、ＡＮＤ回路１２の出力が“１”になることはない
から、ＣＲＥＬ９の状態はマイクロプログラムの実行に
影響せず、したがって、ＣＲＥＬ９のリセットは１次の
変更操作の開始時に行なえば充分である。
後は、ＡＮＤ回路１２の出力が“１”になることはない
から、ＣＲＥＬ９の状態はマイクロプログラムの実行に
影響せず、したがって、ＣＲＥＬ９のリセットは１次の
変更操作の開始時に行なえば充分である。
第３図は、マイクロ命令実行ステージを説明するための
図である。ＥＸＯステージはＣ８１へのアクセスを行な
うステージであり、ＥＸＩステージはマイクロ命令の読
出しを行なうステージであり、ＥＸ２ステージはマイク
ロ命令の解読及び実行を行なうステージである。ＣＲＩ
Ｓ２の変更対象アドレスがアクセスされて、ＥＸＩステ
ージにおけるＣＲＭＬｌｏがセットされると、その出力
によってＥＸ２ステージの付勢信号ＥＸ２が抑止され、
それにより、変更対象アドレスから読出されたマイクロ
命令の実行が阻止される。ＣＲＭＬＩＯのセット出力に
より抑止されるのは、平常機能のための解読・実行部分
１４ａであり、ＣＳリロードルーチンの専用の解読・実
行部分１４ｂは、後述するＥＸＲ２ステージに属し、Ｃ
Ｓリロードルーチンが実行される時に付勢される。なお
、図中の符号ＴＡとＴＢはデータがセットされるタイミ
ングを表わし、ＴＢは隣合うＴＡの中間に生じる。
図である。ＥＸＯステージはＣ８１へのアクセスを行な
うステージであり、ＥＸＩステージはマイクロ命令の読
出しを行なうステージであり、ＥＸ２ステージはマイク
ロ命令の解読及び実行を行なうステージである。ＣＲＩ
Ｓ２の変更対象アドレスがアクセスされて、ＥＸＩステ
ージにおけるＣＲＭＬｌｏがセットされると、その出力
によってＥＸ２ステージの付勢信号ＥＸ２が抑止され、
それにより、変更対象アドレスから読出されたマイクロ
命令の実行が阻止される。ＣＲＭＬＩＯのセット出力に
より抑止されるのは、平常機能のための解読・実行部分
１４ａであり、ＣＳリロードルーチンの専用の解読・実
行部分１４ｂは、後述するＥＸＲ２ステージに属し、Ｃ
Ｓリロードルーチンが実行される時に付勢される。なお
、図中の符号ＴＡとＴＢはデータがセットされるタイミ
ングを表わし、ＴＢは隣合うＴＡの中間に生じる。
第５図は、マイクロ命令書替え動作のタイムチャートで
あり、マイクロ命令■が書替えられる場合を示す。マイ
クロ命令■がＥＸＩステージに入ると、ＣＲＭＬｌｏが
“１”にセットされ、それにより、マイクロ命令■の実
行は抑止され、そして、以後のＥＸＯ／ＥＸＩ／ＥＸ２
ステージは抑止される。代りに、ＥＸＯ／ＥＸＩ／ＥＸ
２Ｘテージにそれぞれ相当するＣＳリロード専用のＥＸ
ＲＯ／ＥＸＲＩ／ＥＸＲ２ステージが、ＣＳリロードル
ーチン先頭アドレスの生成と同時に５ＴＡＲＴ信号によ
り開始される。マイクロ命令■のアドレスは、Ｃ５ＡＲ
Ｄ８に保存されて、変更されたマイクロ命令■がＣ８１
に書込まれる直前に、Ｃ３ＡＲ３にセットされる。Ｃ８
Ｉへの書込みの開始と同時にＣＲＭＬＩＯはリセットさ
れ、Ｃ８１への書込みの終了に続いて、ＥＸＯ／ＥＸＩ
／ＥＸ２ステージが再起動されて、令書替えられたマイ
クロ命令■が読出され、実行される。
あり、マイクロ命令■が書替えられる場合を示す。マイ
クロ命令■がＥＸＩステージに入ると、ＣＲＭＬｌｏが
“１”にセットされ、それにより、マイクロ命令■の実
行は抑止され、そして、以後のＥＸＯ／ＥＸＩ／ＥＸ２
ステージは抑止される。代りに、ＥＸＯ／ＥＸＩ／ＥＸ
２Ｘテージにそれぞれ相当するＣＳリロード専用のＥＸ
ＲＯ／ＥＸＲＩ／ＥＸＲ２ステージが、ＣＳリロードル
ーチン先頭アドレスの生成と同時に５ＴＡＲＴ信号によ
り開始される。マイクロ命令■のアドレスは、Ｃ５ＡＲ
Ｄ８に保存されて、変更されたマイクロ命令■がＣ８１
に書込まれる直前に、Ｃ３ＡＲ３にセットされる。Ｃ８
Ｉへの書込みの開始と同時にＣＲＭＬＩＯはリセットさ
れ、Ｃ８１への書込みの終了に続いて、ＥＸＯ／ＥＸＩ
／ＥＸ２ステージが再起動されて、令書替えられたマイ
クロ命令■が読出され、実行される。
第５図は、本発明の他の実施例を示す。これの第２図の
実施例からの相違は、ＣＳリロード処理が、マイクロプ
ログラムではなく、ＳｖＰにより行なわれる点にある。
実施例からの相違は、ＣＳリロード処理が、マイクロプ
ログラムではなく、ＳｖＰにより行なわれる点にある。
本実施例では、ＣＲＭＬＩＯがセットされると、第２図
の実施例におけるのと同様なＥＸＯ／ＥＸＩ／ＥＸ２ス
テージの抑止の後、ＳｖＰにＣＳリロード要求を発し、
これに応答して、ＳｖＰは、ＣＳリロード処理２０を行
なう。
の実施例におけるのと同様なＥＸＯ／ＥＸＩ／ＥＸ２ス
テージの抑止の後、ＳｖＰにＣＳリロード要求を発し、
これに応答して、ＳｖＰは、ＣＳリロード処理２０を行
なう。
すなわち、ＳｖＰはＣ３ＡＲＤ８に保存されている変更
対象アドレスをＣ３ＡＲ３に転送した後、対応するＣ３
Ｄ７２をＣ８Ｉに書込むとともに、ＣＲＩＳＺ中のりロ
ード指示ビットをリセットする。それが終ると、ＳｖＰ
は、ＣＲ札１０をリセットし、マイクロプログラム実行
ステージを再起動する（２１）。
対象アドレスをＣ３ＡＲ３に転送した後、対応するＣ３
Ｄ７２をＣ８Ｉに書込むとともに、ＣＲＩＳＺ中のりロ
ード指示ビットをリセットする。それが終ると、ＳｖＰ
は、ＣＲ札１０をリセットし、マイクロプログラム実行
ステージを再起動する（２１）。
第２図の実施例は、マイクロ命令を高速で書替えること
ができるが、その反面、ＣＳリロード専用のハードウェ
アを必要とする。第５図の実施例は、そのような特別の
ハードウェアを必要としない代りに、速度は遅い。
ができるが、その反面、ＣＳリロード専用のハードウェ
アを必要とする。第５図の実施例は、そのような特別の
ハードウェアを必要としない代りに、速度は遅い。
ＣＲＩＳ２の代りに、変更対象アドレスを記憶するレジ
スタ群と、Ｃ３ＡＲ３の内容をこのレジスタ群の内容と
比較する比較器とを用いてもよい。
スタ群と、Ｃ３ＡＲ３の内容をこのレジスタ群の内容と
比較する比較器とを用いてもよい。
ただし、この変形では、１回の操作で変更できるマイク
ロ命令の個数が、レジスタの個数で制限される。
ロ命令の個数が、レジスタの個数で制限される。
本発明によれば、マイクロプログラムを、それの実行と
実質上並行して変更することができ、したがって、マイ
クロプログラムの変更のために計算機を停止させる必要
がない。
実質上並行して変更することができ、したがって、マイ
クロプログラムの変更のために計算機を停止させる必要
がない。
第１図は本発明の概念を表わすブロックダイヤグラム、
第２図は本発明の一実施例のブロックダイヤグラム、第
３図は第２図の装置におけるマイクロ命令実行ステージ
を示すブロックダイヤグラム、第４図は第２図の装置に
おけるマイクロ命令書替え動作のタイムチャート、第５
図は本発明の他の実施例のブロックダイヤグラムである
。 ｌ・・・制御メモリ、２・・・変更対象アドレスを識別
するりロード指示ビットを記憶するメモリ、３・・・制
御メモリアドレスレジスタ、７・・・主メモリの領域、
８・・・アクセスされた変更対象アドレスを保存するた
めのレジスタ、１０・・・変更対象アドレスがアクセス
されたことによりリセットされるラッチ、１２・・・変
更対象アドレスがアクセスされたことを検出するＡＮＤ
回路、１３・・・！ＩＩＩＪ御メモリ書替えルーチンを
起動する論理回路、１４・・・マイクロ命令解読・実行
回路、７１・・・変更対象アドレスデータ、７２・・・
変更されたマイクロ命令。
第２図は本発明の一実施例のブロックダイヤグラム、第
３図は第２図の装置におけるマイクロ命令実行ステージ
を示すブロックダイヤグラム、第４図は第２図の装置に
おけるマイクロ命令書替え動作のタイムチャート、第５
図は本発明の他の実施例のブロックダイヤグラムである
。 ｌ・・・制御メモリ、２・・・変更対象アドレスを識別
するりロード指示ビットを記憶するメモリ、３・・・制
御メモリアドレスレジスタ、７・・・主メモリの領域、
８・・・アクセスされた変更対象アドレスを保存するた
めのレジスタ、１０・・・変更対象アドレスがアクセス
されたことによりリセットされるラッチ、１２・・・変
更対象アドレスがアクセスされたことを検出するＡＮＤ
回路、１３・・・！ＩＩＩＪ御メモリ書替えルーチンを
起動する論理回路、１４・・・マイクロ命令解読・実行
回路、７１・・・変更対象アドレスデータ、７２・・・
変更されたマイクロ命令。
Claims (1)
- 【特許請求の範囲】 １、マイクロプログラムを構成する複数のマイクロ命令
をそれぞれのアドレスに記憶する書替え可能な制御メモ
リと、前記制御メモリから前記クイクロ命令を逐次読出
して実行する回路とを有するマイクロプログラム制御装
置において、変更されたマイクロ命令を記憶する手段と
、変更すべきマイクロ命令のアドレスを識別する情報を
記憶する手段と、前記マイクロプログラムの実行中に前
記アドレス識別情報により識別されるアドレスがアクセ
スされたことを検出する手段と、前記検出手段の出力に
応答して当該アドレスから読出されたマイクロ命令の実
行を抑止する手段と、前記検出手段の出力に応答して当
該アドレスに前記変更されたマイクロ命令を転送する手
段と、前記転送に続いて同じアドレスに対して前記読出
し実行回路を再起動する手段とを備えたマイクロプログ
ラム変更装置。 ２、特許請求の範囲１において、前記アドレス識別情報
記憶手段は、前記制御メモリと同じアドレスを持ち、各
アドレスにそれぞれが変更対象アドレスか否かを示す情
報を記憶するマイクロプログラム変更装置。 ３、特許請求の範囲１又は２において、前記マイクロ命
令転送手段と再起動手段は前記マイクロプログラムの一
部により制御され、前記読出し実行回路はマイクロプロ
グラムの前記部分のための専用部分を含むマイクロプロ
グラム変更装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022785A JPH0823816B2 (ja) | 1988-02-04 | 1988-02-04 | マイクロプログラム変更装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022785A JPH0823816B2 (ja) | 1988-02-04 | 1988-02-04 | マイクロプログラム変更装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199231A true JPH01199231A (ja) | 1989-08-10 |
| JPH0823816B2 JPH0823816B2 (ja) | 1996-03-06 |
Family
ID=12092329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022785A Expired - Lifetime JPH0823816B2 (ja) | 1988-02-04 | 1988-02-04 | マイクロプログラム変更装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0823816B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214782A (ja) * | 1992-12-15 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | プロセッサ制御コード導入システムおよび方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60230238A (ja) * | 1984-04-27 | 1985-11-15 | Toshiba Corp | マイクロプログラム制御装置 |
| JPS62182929A (ja) * | 1986-02-07 | 1987-08-11 | Nec Corp | マイクロ命令訂正回路 |
-
1988
- 1988-02-04 JP JP63022785A patent/JPH0823816B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60230238A (ja) * | 1984-04-27 | 1985-11-15 | Toshiba Corp | マイクロプログラム制御装置 |
| JPS62182929A (ja) * | 1986-02-07 | 1987-08-11 | Nec Corp | マイクロ命令訂正回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06214782A (ja) * | 1992-12-15 | 1994-08-05 | Internatl Business Mach Corp <Ibm> | プロセッサ制御コード導入システムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0823816B2 (ja) | 1996-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119483A (en) | Application of state silos for recovery from memory management exceptions | |
| US20040017708A1 (en) | Computer system with NAND flash memory for booting and storage | |
| US5003458A (en) | Suspended instruction restart processing system based on a checkpoint microprogram address | |
| US5146569A (en) | System for storing restart address of microprogram, determining the validity, and using valid restart address to resume execution upon removal of suspension | |
| US6925522B2 (en) | Device and method capable of changing codes of micro-controller | |
| US5713035A (en) | Linking program access register number with millicode operand access | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| EP0870237B1 (en) | Processing system and method for reading and restoring information in a ram configuration | |
| US4124892A (en) | Data processing systems | |
| KR920006768B1 (ko) | 사전에 결정된 순서대로 두개의 명령시이퀀스를 실행하는 방법 및 장치 | |
| JPH08137751A (ja) | プロセッサ装置及びその制御方法 | |
| JPH01199231A (ja) | マイクロプログラム変更装置 | |
| US5625808A (en) | Read only store as part of cache store for storing frequently used millicode instructions | |
| JP4471947B2 (ja) | データ処理装置及びデータ処理方法 | |
| US3731285A (en) | Homogeneous memory for digital computer systems | |
| US5813039A (en) | Guest execution control system, method and computer process for a virtual machine system | |
| JPS6232508B2 (ja) | ||
| JPH0954694A (ja) | パイプラインプロセッサおよびその処理方法 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH06348503A (ja) | マスタ／スレーブ制御系を有する装置と、その制御方法 | |
| JPS6167156A (ja) | デ−タ読取り／変更装置 | |
| JPH06149569A (ja) | レジスタ番号変更装置 | |
| JPH0578052B2 (ja) | ||
| JPH05257807A (ja) | キャッシュメモリ制御装置 | |
| JPH01130226A (ja) | 制御メモリ修正方式 |