JPH01199404A - トリミング抵抗回路網 - Google Patents
トリミング抵抗回路網Info
- Publication number
- JPH01199404A JPH01199404A JP63022804A JP2280488A JPH01199404A JP H01199404 A JPH01199404 A JP H01199404A JP 63022804 A JP63022804 A JP 63022804A JP 2280488 A JP2280488 A JP 2280488A JP H01199404 A JPH01199404 A JP H01199404A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- trimming
- resistance value
- resistance
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/23—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by opening or closing resistor geometric tracks of predetermined resistive values, e.g. snapistors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は、薄膜又は厚膜集積回路のトリミング抵抗体に
関するもので、特に定電圧電源装置やアナログ・デジタ
ル変換器等の出力特性調整装置に用いられるトリミング
抵抗回路網として使用される。
関するもので、特に定電圧電源装置やアナログ・デジタ
ル変換器等の出力特性調整装置に用いられるトリミング
抵抗回路網として使用される。
（従来の技術）
近年半導体集積回路及び混成集積回路においては、高精
度の出力特性を得るための手段として、ファンクショナ
ルトリミング（Ｆ ｕｎｃｔｉｏｎａｌ Ｔ ｒｉｍｎ
ｉｎｇ ）が腓光を浴びている。
度の出力特性を得るための手段として、ファンクショナ
ルトリミング（Ｆ ｕｎｃｔｉｏｎａｌ Ｔ ｒｉｍｎ
ｉｎｇ ）が腓光を浴びている。
レーザ光によるトリミングは光を使用するため、被トリ
ミング材と電気的に非接触で行うことができる。 した
がって回路の出力特性を決定する主要な因子が例えば抵
抗の場合には、その抵抗値を適切な初期値に設定、して
おき、回路を動作状態にして、その出力特性を測定しな
がら、レーザ光により抵抗体を切断あるいは加工して、
目標とする特性が得られるまで抵抗値を調整することが
可能で、高精度の出力特性を得ることができる。 この
ような方法はファンクショナルトリミングと呼ばれる。
ミング材と電気的に非接触で行うことができる。 した
がって回路の出力特性を決定する主要な因子が例えば抵
抗の場合には、その抵抗値を適切な初期値に設定、して
おき、回路を動作状態にして、その出力特性を測定しな
がら、レーザ光により抵抗体を切断あるいは加工して、
目標とする特性が得られるまで抵抗値を調整することが
可能で、高精度の出力特性を得ることができる。 この
ような方法はファンクショナルトリミングと呼ばれる。
これに伴い抵抗値を変えるための様々なトリミング方法
が提案されているが、基本的には次の２種類の方法が主
流である。 その１つは第７図（ａ ）の電気回路図で
例示するように、直列結線された拡散又は薄膜抵抗素子
１と並列に短絡バー２を設けておき、この短絡バーを順
次切断（Ｘ印で示す）して２端子Ａ、Ｂ間の抵抗値を変
化させる方式である。 又他の１つは第７図（ｂ ）に
示す方式である。 同図は膜抵抗体４の平面図で、符号
３は金属電極である。 抵抗膜に？！４５を形成し、膜
中の電気力線の方向を変えることで抵抗値を変化させる
方式である。
が提案されているが、基本的には次の２種類の方法が主
流である。 その１つは第７図（ａ ）の電気回路図で
例示するように、直列結線された拡散又は薄膜抵抗素子
１と並列に短絡バー２を設けておき、この短絡バーを順
次切断（Ｘ印で示す）して２端子Ａ、Ｂ間の抵抗値を変
化させる方式である。 又他の１つは第７図（ｂ ）に
示す方式である。 同図は膜抵抗体４の平面図で、符号
３は金属電極である。 抵抗膜に？！４５を形成し、膜
中の電気力線の方向を変えることで抵抗値を変化させる
方式である。
以下に半導体集積回路におけるファンクショナルトリミ
ングを例に取り従来技術の問題点を説明する。
ングを例に取り従来技術の問題点を説明する。
第７図＜ａ ＞において、短絡バー２は主にＡＩ等の電
極配線用金属材が用いられる。 これら金属は熱伝導率
が高く、光の反射係数が大きいため、レーザ光を短絡バ
ーに照射し、これを発熱、溶融、切断するには多大なレ
ーザ光パワーが必要となる。
極配線用金属材が用いられる。 これら金属は熱伝導率
が高く、光の反射係数が大きいため、レーザ光を短絡バ
ーに照射し、これを発熱、溶融、切断するには多大なレ
ーザ光パワーが必要となる。
そのためこの短絡バーを半導体集積回路の一領域に設け
、レーザトリミングを行うと、切断と同時に短絡バーの
下地層にもレーザ光が照射され、下地酸化膜をはじめ半
導体基板をも破壊するに至ることがある。 又短絡バー
形成工程における該金属表面状態の僅かな違いで反射率
が変わり、切断に要するレーザ光のパワー条件が変化す
るので、下地層を破壊せず、安定したトリミングを常に
実現するのは極めて困難である。
、レーザトリミングを行うと、切断と同時に短絡バーの
下地層にもレーザ光が照射され、下地酸化膜をはじめ半
導体基板をも破壊するに至ることがある。 又短絡バー
形成工程における該金属表面状態の僅かな違いで反射率
が変わり、切断に要するレーザ光のパワー条件が変化す
るので、下地層を破壊せず、安定したトリミングを常に
実現するのは極めて困難である。
一方第７図＜ｂ＞の消加工方式では、膜抵抗体４を金属
よりも熱伝導率の低い材料、例えばポリシリコン等を用
いることで、下地層を破壊することなく加工することは
可能なものの、加工した破断部には微小な亀裂（以下マ
イクロクラックという）６が併発する。 該マイクロク
ラックは熱又は機械的ストレスにより成長し、あるいは
吸湿することにより抵抗値の経時変化を起こしやすい。
よりも熱伝導率の低い材料、例えばポリシリコン等を用
いることで、下地層を破壊することなく加工することは
可能なものの、加工した破断部には微小な亀裂（以下マ
イクロクラックという）６が併発する。 該マイクロク
ラックは熱又は機械的ストレスにより成長し、あるいは
吸湿することにより抵抗値の経時変化を起こしやすい。
ファンクショナルトリミングによる高精度出力調整を行
う回路においては、抵抗値の経時変化は致命的な問題と
なる。 上記経時変化の発生を防止するためには、破断
部に電気力線が走らないように並列接続された薄膜抵抗
回路網を設けておき、該膜抵抗体を順次切断して、抵抗
値を変化させる方法がある。 この場合例えば同一抵抗
値のトリミング膜抵抗体を並列接続すると、切断毎に抵
抗値の変化量は一定しない、 例えば第８図のように１
０Ωの膜抵抗体を１０本並列接続したときのＡ。
う回路においては、抵抗値の経時変化は致命的な問題と
なる。 上記経時変化の発生を防止するためには、破断
部に電気力線が走らないように並列接続された薄膜抵抗
回路網を設けておき、該膜抵抗体を順次切断して、抵抗
値を変化させる方法がある。 この場合例えば同一抵抗
値のトリミング膜抵抗体を並列接続すると、切断毎に抵
抗値の変化量は一定しない、 例えば第８図のように１
０Ωの膜抵抗体を１０本並列接続したときのＡ。
ＢｆＩＡ子間の初期抵抗値は１Ωで、次に１本切断する
と０．１Ω増加するが、最後に残った２本のうち１本を
切断するとＡ、Ｂ＠子間の抵抗値は５Ωから１０Ωに変
わり、変化量は５Ωとなる。 この方式では必要に応じ
て所要の抵抗値変化をさせることは困難である。
と０．１Ω増加するが、最後に残った２本のうち１本を
切断するとＡ、Ｂ＠子間の抵抗値は５Ωから１０Ωに変
わり、変化量は５Ωとなる。 この方式では必要に応じ
て所要の抵抗値変化をさせることは困難である。
一方上記並列回路でも、切断毎の抵抗値変化量を一定に
することは可能である。 第９図は１Ωから１０Ωまで
１Ωきざみで抵抗値変化を可能にする回路網の一例であ
る。 Ａ及びＢ端子間の合成抵抗の初期値は１Ωであり
、同図面上で左から右方に向かって順次切断することに
より、前記合成抵抗値を１Ωきざみで１０Ωまで変化す
ることができる。 しかしこの方法では、マイクロクラ
ックによる経時変化はないが、２Ωから９０Ωまでの所
定の抵抗値を有する膜抵抗体の形成には多大の面積を要
し、半導体集積回路素子チップの寸法の増大から価格増
加を招き実使用上不備があった。
することは可能である。 第９図は１Ωから１０Ωまで
１Ωきざみで抵抗値変化を可能にする回路網の一例であ
る。 Ａ及びＢ端子間の合成抵抗の初期値は１Ωであり
、同図面上で左から右方に向かって順次切断することに
より、前記合成抵抗値を１Ωきざみで１０Ωまで変化す
ることができる。 しかしこの方法では、マイクロクラ
ックによる経時変化はないが、２Ωから９０Ωまでの所
定の抵抗値を有する膜抵抗体の形成には多大の面積を要
し、半導体集積回路素子チップの寸法の増大から価格増
加を招き実使用上不備があった。
（発明が解決しようとする課題）
トリミング抵抗体の抵抗値を変化させる前述の従来の方
法には不備な点がある。 即ち第７図（ａ ）に示す良
熱伝導体の短絡バー切断方式では下地層を破壊するおそ
れがあり、第７図（ｂ ）の抵抗ＷＡＵＭ加工方式では
、マイクロクラックによる抵抗値の経時変化を引起こす
という欠点がある。
法には不備な点がある。 即ち第７図（ａ ）に示す良
熱伝導体の短絡バー切断方式では下地層を破壊するおそ
れがあり、第７図（ｂ ）の抵抗ＷＡＵＭ加工方式では
、マイクロクラックによる抵抗値の経時変化を引起こす
という欠点がある。
又第８図に示す膜抵抗体を並列接続しこれを順次切断し
て行う方式ではマイクロクラックの欠点は改善されるが
、切断毎の抵抗値変化量が一定せず、かつ集積回路の出
力特性調整に必要な変化量を著しく越えて変化する場合
もあり、問題は残る。第９図の方式では前記特性調整に
必要な一定変化量が得られるが、回路網を構成する膜抵
抗体の所要抵抗値の差が大きく、膜抵抗体の形成に多大
の面積を必要とし、実用上不適当である。
て行う方式ではマイクロクラックの欠点は改善されるが
、切断毎の抵抗値変化量が一定せず、かつ集積回路の出
力特性調整に必要な変化量を著しく越えて変化する場合
もあり、問題は残る。第９図の方式では前記特性調整に
必要な一定変化量が得られるが、回路網を構成する膜抵
抗体の所要抵抗値の差が大きく、膜抵抗体の形成に多大
の面積を必要とし、実用上不適当である。
本発明の目的は、トリミング抵抗体の下層部を破壊する
ことなくトリミング可能で、マイクロクラックによる抵
抗値の経時変化を引起こすという欠点を除去し、トリミ
ングにより常に一定きざみの抵抗値変化が可能で、かつ
少ない領有面積で設計可能なトリミング抵抗回路網を提
供するものである。
ことなくトリミング可能で、マイクロクラックによる抵
抗値の経時変化を引起こすという欠点を除去し、トリミ
ングにより常に一定きざみの抵抗値変化が可能で、かつ
少ない領有面積で設計可能なトリミング抵抗回路網を提
供するものである。
［発明の構成］
（課題を解決するための手段）
第１の８ｊ求項に係る発明は、第１及び第２の外部接続
用端子と、両端を第１及び第２の接続端とする第１抵抗
体と、第１外部接続用端子と第１接続端とを直列抵抗体
を介して接続する第１連結体と、第２外部接続用端子と
第２接続端とを直結又は直列抵抗体を介して接続する第
２連結体と、両端がそれぞれ第１３！結体及び第２連結
体に接続される並列トリミング抵抗体とを具備し、並列
トリミング抵抗体を１つ切断するごとに、第１及び第２
外部接続用端子間の合成抵抗値が実質的に一定値ずつ増
加することを特徴とするトリミング抵抗回路網である。
用端子と、両端を第１及び第２の接続端とする第１抵抗
体と、第１外部接続用端子と第１接続端とを直列抵抗体
を介して接続する第１連結体と、第２外部接続用端子と
第２接続端とを直結又は直列抵抗体を介して接続する第
２連結体と、両端がそれぞれ第１３！結体及び第２連結
体に接続される並列トリミング抵抗体とを具備し、並列
トリミング抵抗体を１つ切断するごとに、第１及び第２
外部接続用端子間の合成抵抗値が実質的に一定値ずつ増
加することを特徴とするトリミング抵抗回路網である。
なお、実際に本トリミング抵抗回路網を作った場合、
製造上の無作為のバラツキにより抵抗の増加値は厳密に
は一定値にはならない、 前記「実質的に一定値」とは
、製品特性仕様の許容誤差の範囲内の値を意味する。
製造上の無作為のバラツキにより抵抗の増加値は厳密に
は一定値にはならない、 前記「実質的に一定値」とは
、製品特性仕様の許容誤差の範囲内の値を意味する。
又第２の請求項に係る発明は、並列トリミング抵抗体が
不純物をドープしたポリシリコン膜、ニクロム系合金膜
、タンタル系金属膜、ポリイミド系有機膜、アクリルニ
トリル系有機膜、又はルテニウム系酸化膜のうちいずれ
かの抵抗膜から成る上記トリミング抵抗回路網である。
不純物をドープしたポリシリコン膜、ニクロム系合金膜
、タンタル系金属膜、ポリイミド系有機膜、アクリルニ
トリル系有機膜、又はルテニウム系酸化膜のうちいずれ
かの抵抗膜から成る上記トリミング抵抗回路網である。
（作用）
本発明のトリミング抵抗回路網の作用について具体例に
基づき以下説明する。 第１図（ａ）はこの回ｎ網を電
気回路図で表したものである。
基づき以下説明する。 第１図（ａ）はこの回ｎ網を電
気回路図で表したものである。
本トリミング抵抗回路網は、第１外部接続用端子Ｔ１及
び第２外部接続用端子Ｔ２とを有する２端子回路網であ
って、第１抵抗体１１（以下抵抗Ｒ１と呼びその抵抗値
をｒ、とする）はこの回路網の終段に接続される。 端
子Ｔ、及びＴ２と抵抗Ｒ１とは第１及び第２連結体によ
り連結される。
び第２外部接続用端子Ｔ２とを有する２端子回路網であ
って、第１抵抗体１１（以下抵抗Ｒ１と呼びその抵抗値
をｒ、とする）はこの回路網の終段に接続される。 端
子Ｔ、及びＴ２と抵抗Ｒ１とは第１及び第２連結体によ
り連結される。
同図（ｂ ）に示すように第１直列抵抗体１２（抵抗Ｒ
２、抵抗値「２）の一端と、並列トリミング抵抗体１５
（抵抗Ｒ３、抵抗値「３）の一端とを接続して成る逆り
字形抵抗体１７（波線で囲まれた部分）を単位段とし、
この抵抗体１７の複数段（この図面では６段）が縦続接
続される。 抵抗Ｒ２の他の一端を第３接続端１７ａ、
抵抗Ｒ３の他の一端を第４接続端１７ｂ、抵抗Ｒ２、Ｒ
３の互いに接続される前記一端を第５接続端１７Ｃとす
る。
２、抵抗値「２）の一端と、並列トリミング抵抗体１５
（抵抗Ｒ３、抵抗値「３）の一端とを接続して成る逆り
字形抵抗体１７（波線で囲まれた部分）を単位段とし、
この抵抗体１７の複数段（この図面では６段）が縦続接
続される。 抵抗Ｒ２の他の一端を第３接続端１７ａ、
抵抗Ｒ３の他の一端を第４接続端１７ｂ、抵抗Ｒ２、Ｒ
３の互いに接続される前記一端を第５接続端１７Ｃとす
る。
逆り字形抵抗体１７の第３接続端１７ａは、終段に配設
された場合には抵抗Ｒ１の接続１＠ｉ １１ ａと、又
終段以外に配設された場合には次段の第５接続＠１７ｃ
に接続される。 第４接続＠１７ｂは第２連結体１４を
介し端子Ｔ２．及び抵抗Ｒ１の第２接続端１１ｂと一体
に接続される。 端子Ｔ、と初段の抵抗体１７の第５接
続端１７ｃとの′間に第２直列抵抗体１８（抵抗Ｒ４、
抵抗値ｒ、 ）が挿入される。 各段の第５接続端と第
４接続端との間から抵抗Ｒ１側を見た合成抵抗値ｒは、
常に「、に等しくなるよう設計される。 即ちｒｌ、「
２、「、は ｊ＝ ｒ＋−ｒ ｒ ＝ｊ。
された場合には抵抗Ｒ１の接続１＠ｉ １１ ａと、又
終段以外に配設された場合には次段の第５接続＠１７ｃ
に接続される。 第４接続＠１７ｂは第２連結体１４を
介し端子Ｔ２．及び抵抗Ｒ１の第２接続端１１ｂと一体
に接続される。 端子Ｔ、と初段の抵抗体１７の第５接
続端１７ｃとの′間に第２直列抵抗体１８（抵抗Ｒ４、
抵抗値ｒ、 ）が挿入される。 各段の第５接続端と第
４接続端との間から抵抗Ｒ１側を見た合成抵抗値ｒは、
常に「、に等しくなるよう設計される。 即ちｒｌ、「
２、「、は ｊ＝ ｒ＋−ｒ ｒ ＝ｊ。
（ｒ、 十ｒ、 ） ＋ ｒ、 ・・・（１）
を満足するように形成される。
を満足するように形成される。
なお第１図のＸ印はトリミング抵抗体を表し、トリミン
グ加工により切断されることを示す。
グ加工により切断されることを示す。
上記構成の本トリミング抵抗回路網における端子Ｔ、及
び１２間の合成抵抗値は、初期値（ｒ。
び１２間の合成抵抗値は、初期値（ｒ。
＋ｒ、）から最終値（ｒａ ＋ ｒ、＋ ６ｒ２）まで
、並列トリミング抵抗体を端子Ｔ１、Ｔ２に近い側から
第１抵抗体側に向かって順次１つ切断する毎に実質的に
一定値ｒ２ずつ増加する。 ここで抵抗Ｒ２は端子Ｔ７
、Ｔ２間の合成抵抗の変化量のきざみ幅ｒ２を決定し、
逆り字形抵抗体の段数は変化量の全範囲を決定する。
又抵抗Ｒ４は前記合成抵抗の初期値を決定するが、本回
路網の機能を抵抗値修正機能のみとする場合には省略で
きる。
、並列トリミング抵抗体を端子Ｔ１、Ｔ２に近い側から
第１抵抗体側に向かって順次１つ切断する毎に実質的に
一定値ｒ２ずつ増加する。 ここで抵抗Ｒ２は端子Ｔ７
、Ｔ２間の合成抵抗の変化量のきざみ幅ｒ２を決定し、
逆り字形抵抗体の段数は変化量の全範囲を決定する。
又抵抗Ｒ４は前記合成抵抗の初期値を決定するが、本回
路網の機能を抵抗値修正機能のみとする場合には省略で
きる。
抵抗Ｒ１及びＲ３の抵抗値は上記（１）式を満足する必
要があり、ｒ２が予め決められた場合にはｒｌ、ｒ３の
いずれか１つ又はこれらの比ｒ、 ／ｒ３は自由に決め
ることができるので、設計条件、製造条件等を考慮し、
例えば本回路網の占有面積を最小にするような「１、ｒ
３の値が選択で゛きる。
要があり、ｒ２が予め決められた場合にはｒｌ、ｒ３の
いずれか１つ又はこれらの比ｒ、 ／ｒ３は自由に決め
ることができるので、設計条件、製造条件等を考慮し、
例えば本回路網の占有面積を最小にするような「１、ｒ
３の値が選択で゛きる。
第２図に示すトリミング抵抗回路網は、第１図に示す回
路網において第１直列抵抗体１２の抵抗Ｒ２の一部を第
２連結体側に分配したもので、第２連結体１４が第２外
部接続用端子Ｔ２から直列抵抗体を介して第１抵抗体１
１の第２接続端１１ｂに接続する場合を示す４ ｒ
２ａ”１）ｒ２ ＋ｒ２ｂ＝ （１ｒＪ ） ｒ２で
あってｐは分配の割合を決める１より小さい数値であり
、設計条件、＃造条件等から所望値を選択できる。 第
１図と同一符号は同一部分若しくは対応部分を表し作用
もほぼ等しいので説明を省略する。
路網において第１直列抵抗体１２の抵抗Ｒ２の一部を第
２連結体側に分配したもので、第２連結体１４が第２外
部接続用端子Ｔ２から直列抵抗体を介して第１抵抗体１
１の第２接続端１１ｂに接続する場合を示す４ ｒ
２ａ”１）ｒ２ ＋ｒ２ｂ＝ （１ｒＪ ） ｒ２で
あってｐは分配の割合を決める１より小さい数値であり
、設計条件、＃造条件等から所望値を選択できる。 第
１図と同一符号は同一部分若しくは対応部分を表し作用
もほぼ等しいので説明を省略する。
第３図（ａ ）は本発明のトリミング抵抗回路網の他の
具体例を電気回路図で表したものである。
具体例を電気回路図で表したものである。
本口ｆ＃ＩＩＲは第１外部接続用端子Ｔ３及び第２外部
接続用端子Ｔ４を有する２端子回路網で、第１抵抗体５
１（抵抗Ｒ６７、抵抗値「３．）はこの回路網の終段に
接続される。 端子Ｔ３と抵抗Ｒ５１の第１接続端５１
ａとを、第１直列抵抗体５２（抵抗Ｒ２ｑ、抵抗値ｒ２
ａ）、第２直列抵抗体５３（抵抗Ｒ２ｎ、抵抗値ｒ２ｎ
）、第３直列抵抗体５４（抵抗Ｒ２ｎ、、抵抗値ｒ２ｆ
ｆ＋）及び第４直列抵抗体５５（抵抗Ｒ２４、抵抗値「
２１）を介して接続する第１連結体５６、並びに端子Ｔ
４と抵抗５１の第２接続端５１ｂとを直結する第２連結
体５７が設けられる。
接続用端子Ｔ４を有する２端子回路網で、第１抵抗体５
１（抵抗Ｒ６７、抵抗値「３．）はこの回路網の終段に
接続される。 端子Ｔ３と抵抗Ｒ５１の第１接続端５１
ａとを、第１直列抵抗体５２（抵抗Ｒ２ｑ、抵抗値ｒ２
ａ）、第２直列抵抗体５３（抵抗Ｒ２ｎ、抵抗値ｒ２ｎ
）、第３直列抵抗体５４（抵抗Ｒ２ｎ、、抵抗値ｒ２ｆ
ｆ＋）及び第４直列抵抗体５５（抵抗Ｒ２４、抵抗値「
２１）を介して接続する第１連結体５６、並びに端子Ｔ
４と抵抗５１の第２接続端５１ｂとを直結する第２連結
体５７が設けられる。
両端がそれぞれ第１連結体５６及び第２連結体５７に接
続される並列トリミング抵抗体群５８ｍ、５８ｎ、及び
５８Ｑが配設される。
続される並列トリミング抵抗体群５８ｍ、５８ｎ、及び
５８Ｑが配設される。
並列トリミング抵抗体群５８１は第３図（ｂ ）に示す
ように並列トリミング抵抗Ｒ３１、Ｒ１２・・・・・・
Ｒ３□の１本のトリミング抵抗を並列に接続したもので
、この記載順序に１本ずつ切断すると、端子Ｔ３、Ｔ６
間の合成抵抗値が一定値「。ずつ増加するようになって
いる。 ただし抵抗Ｒ３１、Ｒ３２、Ｒオ・・・・・・
Ｒ３１１，の抵抗値「、１、ｒｆｆ２、ｒＪ３ ”’
”・ｒ３ｆｆｉはそれぞれ（１ｘ２）ｒｏ、（２ｘ３）
ｒ。、（３ｘ４ ） ｒ。−−−−−−ＩＩ（ｉ＋１
） ｒｏである。
ように並列トリミング抵抗Ｒ３１、Ｒ１２・・・・・・
Ｒ３□の１本のトリミング抵抗を並列に接続したもので
、この記載順序に１本ずつ切断すると、端子Ｔ３、Ｔ６
間の合成抵抗値が一定値「。ずつ増加するようになって
いる。 ただし抵抗Ｒ３１、Ｒ３２、Ｒオ・・・・・・
Ｒ３１１，の抵抗値「、１、ｒｆｆ２、ｒＪ３ ”’
”・ｒ３ｆｆｉはそれぞれ（１ｘ２）ｒｏ、（２ｘ３）
ｒ。、（３ｘ４ ） ｒ。−−−−−−ＩＩ（ｉ＋１
） ｒｏである。
又抵抗Ｒ２Ｌｎの抵抗値は「２□＝１「。とする。
並列トリミング抵抗体群５８ｎと抵抗Ｒ２ｎ並びに並列
トリミング抵抗体群５８ｑと抵抗Ｒ２Ｑとのそれぞれの
抵抗体の抵抗値についても同様で、数ｆｉｉｒｅに換え
てｎ又はｑとすればよい、 抵抗Ｒ６゜の抵抗値「５．
は、抵抗変化のきざみ幅ｒ０とする。
トリミング抵抗体群５８ｑと抵抗Ｒ２Ｑとのそれぞれの
抵抗体の抵抗値についても同様で、数ｆｉｉｒｅに換え
てｎ又はｑとすればよい、 抵抗Ｒ６゜の抵抗値「５．
は、抵抗変化のきざみ幅ｒ０とする。
なお実際には抵抗Ｒ２，と抵抗Ｒ３，とは、抵抗値（ｒ
２ａ＋ ｒｏ＞を持つ１つの抵抗体５１として形成され
ることが多い。
２ａ＋ ｒｏ＞を持つ１つの抵抗体５１として形成され
ることが多い。
上記構成のトリミング抵抗回路網においては、端子Ｔ、
、Ｔ、間の合成抵抗値は、初期値（「２゜＋ ｒ。
、Ｔ、間の合成抵抗値は、初期値（「２゜＋ ｒ。
）から最終値（ｒ２＋ ＋ ｒ、 ＋−（ｍａｎ ＋
ｑ） ｒｏｌまで、並列トリミング抵抗体を端子Ｔ３、
Ｔ４に近い側から第１抵抗体５１（ｐｌＩに向かって順
次１つ切断する毎に一定Ｍ ｒｏずつ増加する。 ここ
で抵抗Ｒ２□の抵抗値は、前段並列トリミング抵抗体群
５８ｍ＋を切断したときの合成抵抗の全増加量ｍ「。に
等しく、切断後は、抵抗Ｒ２□、の抵抗値は抵抗Ｒ２，
に付加され、後段に接続される抵抗体群５８ｎの設計条
件を初段の抵抗体群５８１１のそれとほぼ等しくするこ
とができる。 抵抗Ｒ２ｏ及びＲ２Ｏについても同様で
ある。 通常、ｎ、ｎ、ｑは、１本ないし３本捏度とす
るので本回路網における個々の並列トリミング抵抗体の
抵抗値は２ｒ０．６ｒ。、 １２ ｒ。程度で、個々の
抵抗値間の差は抑えられ、トリミング抵抗回路網を形成
するチップ領域の増大を避けることができる。 第１抵
抗体５１は抵抗変化のきざみ幅「。によって決定され、
又抵抗Ｒ２，は本回路網の合成抵抗の初期値を決定する
が、所望により省略することができる。 又第２図の具
体例のように、第１連結体５６に含まれる抵抗Ｒ２，、
Ｒ２，ないしＲ２Ｏの一部を第２連結体５７のそれぞれ
の対応部に分゛配挿入することも差支えない、 又抵抗
体群の数はこの具体例では５８ｎ 、５８ｎ 、５８Ｑ
の３段としたが、所望により任意の段数とすることが可
能である。
ｑ） ｒｏｌまで、並列トリミング抵抗体を端子Ｔ３、
Ｔ４に近い側から第１抵抗体５１（ｐｌＩに向かって順
次１つ切断する毎に一定Ｍ ｒｏずつ増加する。 ここ
で抵抗Ｒ２□の抵抗値は、前段並列トリミング抵抗体群
５８ｍ＋を切断したときの合成抵抗の全増加量ｍ「。に
等しく、切断後は、抵抗Ｒ２□、の抵抗値は抵抗Ｒ２，
に付加され、後段に接続される抵抗体群５８ｎの設計条
件を初段の抵抗体群５８１１のそれとほぼ等しくするこ
とができる。 抵抗Ｒ２ｏ及びＲ２Ｏについても同様で
ある。 通常、ｎ、ｎ、ｑは、１本ないし３本捏度とす
るので本回路網における個々の並列トリミング抵抗体の
抵抗値は２ｒ０．６ｒ。、 １２ ｒ。程度で、個々の
抵抗値間の差は抑えられ、トリミング抵抗回路網を形成
するチップ領域の増大を避けることができる。 第１抵
抗体５１は抵抗変化のきざみ幅「。によって決定され、
又抵抗Ｒ２，は本回路網の合成抵抗の初期値を決定する
が、所望により省略することができる。 又第２図の具
体例のように、第１連結体５６に含まれる抵抗Ｒ２，、
Ｒ２，ないしＲ２Ｏの一部を第２連結体５７のそれぞれ
の対応部に分゛配挿入することも差支えない、 又抵抗
体群の数はこの具体例では５８ｎ 、５８ｎ 、５８Ｑ
の３段としたが、所望により任意の段数とすることが可
能である。
なお本回路網における並列トリミング抵抗体は、抵ｖＬ
膜として不純物をドープしたポリシリコン膜又はニクロ
ム系合金膜等の熱伝導率が従来の短絡バーの金属に比し
小さい材料を使用するので、照射するレーザ光パワーも
低く、切断加工時の下地層破壊を著しく減少することが
可能である。
膜として不純物をドープしたポリシリコン膜又はニクロ
ム系合金膜等の熱伝導率が従来の短絡バーの金属に比し
小さい材料を使用するので、照射するレーザ光パワーも
低く、切断加工時の下地層破壊を著しく減少することが
可能である。
（実施例）
第４図（ａ ）は、前記第１図（ａ ）に示すトリミン
グ抵抗回路網の実施例を′、電気等価回路図で示したも
のである。 以下第１図で使用した符号は同一部分又は
同一事項を示すので説明を省略する。 本回路網は、抵
抗値を１Ωから１０Ωまで１Ωきざみで修正する回路網
で、通常修正を必要とする抵抗体（図示なし）に直列に
接続され、この抵抗値を適切値に修正するのに使用され
る。 したがって初期値を決定する抵抗Ｒ４は設けない
。
グ抵抗回路網の実施例を′、電気等価回路図で示したも
のである。 以下第１図で使用した符号は同一部分又は
同一事項を示すので説明を省略する。 本回路網は、抵
抗値を１Ωから１０Ωまで１Ωきざみで修正する回路網
で、通常修正を必要とする抵抗体（図示なし）に直列に
接続され、この抵抗値を適切値に修正するのに使用され
る。 したがって初期値を決定する抵抗Ｒ４は設けない
。
抵抗の変化幅が１Ωきざみであるからｒ２＝１Ωとする
。 終段の逆り字形抵抗体の接続端１７ｃと１７ｂとか
ら抵抗Ｒ７を見た合成抵抗値を 「１に等しくするため
、「、及び「３は前記（１）式を満たす必要がある。
開式のｒ２に１を代入しｒ、と ｒ３の関係を求めると
次式となる。
。 終段の逆り字形抵抗体の接続端１７ｃと１７ｂとか
ら抵抗Ｒ７を見た合成抵抗値を 「１に等しくするため
、「、及び「３は前記（１）式を満たす必要がある。
開式のｒ２に１を代入しｒ、と ｒ３の関係を求めると
次式となる。
「３＝ ｒ＋ （ｒ＋ ＋１ ） ・・・（２
）この式より、設計、製造等の条件を考慮しｒ、 ＝１
Ω、ｒ３＝２Ωとする。 変化範囲を１Ωから１０Ωま
でとするため逆り字形抵抗体を９段縦続接続する。
）この式より、設計、製造等の条件を考慮しｒ、 ＝１
Ω、ｒ３＝２Ωとする。 変化範囲を１Ωから１０Ωま
でとするため逆り字形抵抗体を９段縦続接続する。
最終段の逆り字形抵抗体の端子１７ｃと１７ｂより抵抗
Ｒ１側（図面では右側）を見た合成抵抗は１Ωとなり、
換言すれば最終段の逆り字形抵抗体に１Ω（抵抗Ｒ１）
を接続した回路は、１Ωの抵抗体と等価となる。 した
がって８段めの逆り字形抵抗体は、この１Ωの等価抵抗
が接続されるので、第４図（ａ ）の回ＦｍＭと同図（
ｂ ）に示す回路網とは端子Ｔ１、Ｔ２間の合成抵抗値
については等価である。 この思考操作は初段に向かっ
て繰返し可能であるので、その結果逆り字形抵抗体のす
べての段の接続端１７ｃ、１７ｂより右側を見た抵抗値
は１Ωとなる。 したがって、端子Ｔ１、Ｔ２間の合成
抵抗値は１Ωである。 ここで初段の並列トリミング抵
抗体Ｒ１を切断すると端子Ｔ ＋ 、７２間の合成抵抗
値は、初段の抵抗Ｒ２の１Ωと次段の接続端１７ｃ、１
７ｂから右側を見た抵抗値１Ωとの和即ち２Ωとなる。
Ｒ１側（図面では右側）を見た合成抵抗は１Ωとなり、
換言すれば最終段の逆り字形抵抗体に１Ω（抵抗Ｒ１）
を接続した回路は、１Ωの抵抗体と等価となる。 した
がって８段めの逆り字形抵抗体は、この１Ωの等価抵抗
が接続されるので、第４図（ａ ）の回ＦｍＭと同図（
ｂ ）に示す回路網とは端子Ｔ１、Ｔ２間の合成抵抗値
については等価である。 この思考操作は初段に向かっ
て繰返し可能であるので、その結果逆り字形抵抗体のす
べての段の接続端１７ｃ、１７ｂより右側を見た抵抗値
は１Ωとなる。 したがって、端子Ｔ１、Ｔ２間の合成
抵抗値は１Ωである。 ここで初段の並列トリミング抵
抗体Ｒ１を切断すると端子Ｔ ＋ 、７２間の合成抵抗
値は、初段の抵抗Ｒ２の１Ωと次段の接続端１７ｃ、１
７ｂから右側を見た抵抗値１Ωとの和即ち２Ωとなる。
ｆｋ終段に向かって順次並列トリミング抵抗体を切断す
る毎に前段の抵抗Ｒ２の１０が付加され、端子Ｔ１、Ｔ
２間の抵抗値は１Ωから１０Ωまで１Ωきざみで変化す
る。
る毎に前段の抵抗Ｒ２の１０が付加され、端子Ｔ１、Ｔ
２間の抵抗値は１Ωから１０Ωまで１Ωきざみで変化す
る。
次に第３図（ａ ）に示す本発明のトリミング抵抗回路
網の実施例を第５図（ａ ）に示す、 以下第３図で使
用した符号□は同一部分又は同一事項を示すので説明を
省略する。 この回路網は端子Ｔ、 、７４間の合成抵
抗を２Ωから６Ωまで、１Ωきざみで変化させる回路網
である。 したがって並列トリミング抵抗体の全本数（
ｍ ＋ｎ 十〇 ）は４本で、きざみ抵抗値「。は１Ω
となる。 設計、製造等の諸条件を考慮し１＝３、ｎ＝
１、ｑ＝０とする。 次に初段の並列トリミング抵抗体
群５８ｆｌｌは、ｎ＝３であるからｒ３１ ＝＝２ｒ。
網の実施例を第５図（ａ ）に示す、 以下第３図で使
用した符号□は同一部分又は同一事項を示すので説明を
省略する。 この回路網は端子Ｔ、 、７４間の合成抵
抗を２Ωから６Ωまで、１Ωきざみで変化させる回路網
である。 したがって並列トリミング抵抗体の全本数（
ｍ ＋ｎ 十〇 ）は４本で、きざみ抵抗値「。は１Ω
となる。 設計、製造等の諸条件を考慮し１＝３、ｎ＝
１、ｑ＝０とする。 次に初段の並列トリミング抵抗体
群５８ｆｌｌは、ｎ＝３であるからｒ３１ ＝＝２ｒ。
＝２ Ｑ、ｒ３２＝ （２Ｘ３ ） ｒ。＝６Ω、ｈ
ｚ＝ （３Ｘ４ ）「。＝１２Ωの３本の並列トリミン
グ抵抗体より構成する。 又並列トリミング抵抗体群５
８１１を切断したときの合成抵抗の全増加量は１「。＝
３「。
ｚ＝ （３Ｘ４ ）「。＝１２Ωの３本の並列トリミン
グ抵抗体より構成する。 又並列トリミング抵抗体群５
８１１を切断したときの合成抵抗の全増加量は１「。＝
３「。
＝３Ωであるから「２Ｉｌｌ＝３Ωとする。 次段の並
列トリミング抵抗体群５８ｎはｎ＝１であるからｒ、、
＝２ｒ０＝２Ωの１本の並列トリミング抵抗体より構
成しｒ２ｏ＝１Ωとする。 第１抵抗体５１の「６．は
きざみ抵抗値「。に等しく１Ωとする。
列トリミング抵抗体群５８ｎはｎ＝１であるからｒ、、
＝２ｒ０＝２Ωの１本の並列トリミング抵抗体より構
成しｒ２ｏ＝１Ωとする。 第１抵抗体５１の「６．は
きざみ抵抗値「。に等しく１Ωとする。
又初期抵抗値（ｒ２． ＋ ｒ。）が２Ωであるから、
「２．は１Ωとなる。 抵抗Ｒ２ｎと抵抗Ｒ５，とは、
抵抗値（ｒ２ｎ ＋ ｒｓ＋ ） ＝２Ωを持つ１つの
抵抗体として、同図（ｂ）に示すように形成されること
が多い。
「２．は１Ωとなる。 抵抗Ｒ２ｎと抵抗Ｒ５，とは、
抵抗値（ｒ２ｎ ＋ ｒｓ＋ ） ＝２Ωを持つ１つの
抵抗体として、同図（ｂ）に示すように形成されること
が多い。
以上述べた構成の第５図（ａ ’）の回路網の端子Ｔ、
、Ｔ、間の初期の合成抵抗は２Ωである。
、Ｔ、間の初期の合成抵抗は２Ωである。
次に図面上端子Ｔ１１、Ｔ４に近い側の並列トリミング
抵抗体から右側の抵抗体に向かって順次１本ずつ切断す
ると、端子Ｔ３、Ｔ４間の合成抵抗値は一定値１Ωずつ
変化をし、最終値６Ωとなる。
抵抗体から右側の抵抗体に向かって順次１本ずつ切断す
ると、端子Ｔ３、Ｔ４間の合成抵抗値は一定値１Ωずつ
変化をし、最終値６Ωとなる。
この回路網の並列トリミング抵抗群の段数及び該抵抗群
を構成する並列トリミング抵抗体の本数は設計、製造の
諸条件を考慮して選択可能で、自由度は大きい。
を構成する並列トリミング抵抗体の本数は設計、製造の
諸条件を考慮して選択可能で、自由度は大きい。
本発明における抵抗体は薄膜又は厚膜抵抗体で、膜抵抗
の抵抗値は、第６図（ａ ）に示すように膜部材４の比
抵抗ρ（Ω−ＣＩＮ）、膜厚ｔ、膜の長さｌ及び膜の幅
Ｗによって決定される。 同一チップ上に形成される抵
抗膜では、ρ、ｔを一定とし、１、ｖｔを変化させて所
望の抵抗値を得るのが背進である。 この場合高抵抗膜
は同図（ｂ）に示すようにＡを大きくＷを小さくするが
、冑には微細化技術による最小限界があり、さらに高い
高抵抗膜形成のなめにはｌを増加する必要があるが、こ
れは抵抗膜形成の占有領域が増加する。 又低抵抗膜形
成のためには同図（Ｃ）に示すようにｌを小さくＷを大
きくするが、ｌは前記同様微細化技術により最小限界値
があり、さらに低い抵抗膜形成のためにはＷを大きくす
る必要があるが、これは抵抗膜形成の占有領域を増加す
る。 したかつて膜抵抗体の形状、寸法は設計、製造等
の各種条件を勘案し、その酋適値が決定される。
の抵抗値は、第６図（ａ ）に示すように膜部材４の比
抵抗ρ（Ω−ＣＩＮ）、膜厚ｔ、膜の長さｌ及び膜の幅
Ｗによって決定される。 同一チップ上に形成される抵
抗膜では、ρ、ｔを一定とし、１、ｖｔを変化させて所
望の抵抗値を得るのが背進である。 この場合高抵抗膜
は同図（ｂ）に示すようにＡを大きくＷを小さくするが
、冑には微細化技術による最小限界があり、さらに高い
高抵抗膜形成のなめにはｌを増加する必要があるが、こ
れは抵抗膜形成の占有領域が増加する。 又低抵抗膜形
成のためには同図（Ｃ）に示すようにｌを小さくＷを大
きくするが、ｌは前記同様微細化技術により最小限界値
があり、さらに低い抵抗膜形成のためにはＷを大きくす
る必要があるが、これは抵抗膜形成の占有領域を増加す
る。 したかつて膜抵抗体の形状、寸法は設計、製造等
の各種条件を勘案し、その酋適値が決定される。
本発明のトリミング抵抗回路網は上記実施例からも明ら
かなように、所望の抵抗値変化を得るための構成抵抗体
の抵抗値選択の自由度が大きく、該回路網を形成するの
に必要な面積を小さくすることができる。
かなように、所望の抵抗値変化を得るための構成抵抗体
の抵抗値選択の自由度が大きく、該回路網を形成するの
に必要な面積を小さくすることができる。
上記実施例における並列トリミング抵抗体は不純物をド
ープしたポリシリコン膜を使用し、レーザ光照射により
切断加工を行う、 従って従来のＡ１等の高熱伝導率の
金属切断に比し、レーザ光切断時の下地層の損傷は著し
く減少した。 同様の効果は、Ａ１等の金属に比し低熱
伝導率のニクロム系合金膜、タンタル系金属膜、ポリイ
ミド系有機膜、アクリルニトリル系有機膜又はルテニウ
ム系酸化膜等のうちいずれかの部材を使用しても得られ
る。
ープしたポリシリコン膜を使用し、レーザ光照射により
切断加工を行う、 従って従来のＡ１等の高熱伝導率の
金属切断に比し、レーザ光切断時の下地層の損傷は著し
く減少した。 同様の効果は、Ａ１等の金属に比し低熱
伝導率のニクロム系合金膜、タンタル系金属膜、ポリイ
ミド系有機膜、アクリルニトリル系有機膜又はルテニウ
ム系酸化膜等のうちいずれかの部材を使用しても得られ
る。
［発明の効果］
これまで述べたように、本発明のトリミング抵抗回路網
においては、トリミング抵抗体は、不純物をドープした
ポリシリコン膜又はニクロム系合金膜等、ＡＩ等の金属
に比し低熱伝導率の抵抗膜を使用するので、トリミング
抵抗体切断時にその下層部を破壊することなく、レーザ
トリミングが可能となる。
においては、トリミング抵抗体は、不純物をドープした
ポリシリコン膜又はニクロム系合金膜等、ＡＩ等の金属
に比し低熱伝導率の抵抗膜を使用するので、トリミング
抵抗体切断時にその下層部を破壊することなく、レーザ
トリミングが可能となる。
又その破断部にたとえマイクロクラックが発生しても切
断後は該破断部には電流は流れないので、マイクロクラ
ックにより抵抗値が経時変化を引起こすという欠点も除
去される。
断後は該破断部には電流は流れないので、マイクロクラ
ックにより抵抗値が経時変化を引起こすという欠点も除
去される。
又本発明の回路網を使用することにより、トリミングに
際し所望の一定きざみの抵抗変化量を維持できるので、
集積回路の出力特性を調整するに当り、容易に必要な精
度を実現できる。
際し所望の一定きざみの抵抗変化量を維持できるので、
集積回路の出力特性を調整するに当り、容易に必要な精
度を実現できる。
又本発明の回路網は、所望の効果を得るための構成抵抗
体の抵抗値選択の自由度が大きいので、該回路網形成に
必要な領有面積を低減化することができる。
体の抵抗値選択の自由度が大きいので、該回路網形成に
必要な領有面積を低減化することができる。
第１図＜ａ ＞は本発明のトリミング抵抗回路網の具体
例の１つを示す電気回路図、同図（ｂ）は該回路網の作
用を説明するための部分回路図、第２図は第１図（ａ
）の回路網を一部変形した電気回路図、第３図（ａ ）
は本発明のトリミング抵抗回路網の具体例の他の一つを
示す電気回路図、同図（ｂ）は該回路網の作用を説明す
るための部分回路図、第４図は第１図（ａ ’）の本発
明のトリミング抵抗回路網の実施例を示す電気回路図、
第５図は第３図（ａ ）の本発明のトリミング抵抗回路
網の実施例を示す電気回路図、第６図は膜抵抗体の抵抗
値を決める要因を説明するための平面図、第７図（ａ）
は従来の抵抗値を変えるためのトリミング方法を説明す
る電気回路図、同図（ｂ）は従来のトリミング膜抵抗体
に溝加工をした平面図、第８図及び第９図は従来のトリ
ミング抵抗膜ＨＭＡの問題点を説明するための電気回路
図である。 １１．５１・・・第１抵抗体（Ｒ１、Ｒｓ＋ ）、１１
ａ、５１ａ・・・第１接続端、 ｌｌｂ、５１ｂ・・・
第２接続端、 １２．５２・・・第１直列抵抗体（Ｒ２
、Ｒ２Ｏ）、 １３．５６・・・第１連結体、１４．５
７・・・第２連結体、 １５・・・並列トリミング抵抗
体（Ｒ３）、 １７・・・逆り字形抵抗体、１８．５３
・・・第２直列抵抗体（Ｒ４、Ｒ２ｏ）、５４・・・第
３直列抵抗体（Ｒ２ｔｎ ）、 ５５・・・第４直列抵
抗体（Ｒ２，）、 ５８１，５８ｎ 、５８Ｑ ・・・
並列トリミング抵抗体群、 Ｔ１、Ｔ３・・・第１外部
接続用端子、 Ｔ２、Ｔ４・・・第２外部接続用端子。 （ａ） （ｂ） 第１図 ｒ２ａ＋ ｒｍ−ｒ。 第２図 第３図（１） 第３図（２） ７ｂ 第４図 （ａ） （ｂ） 第５図 第７図 第８図
例の１つを示す電気回路図、同図（ｂ）は該回路網の作
用を説明するための部分回路図、第２図は第１図（ａ
）の回路網を一部変形した電気回路図、第３図（ａ ）
は本発明のトリミング抵抗回路網の具体例の他の一つを
示す電気回路図、同図（ｂ）は該回路網の作用を説明す
るための部分回路図、第４図は第１図（ａ ’）の本発
明のトリミング抵抗回路網の実施例を示す電気回路図、
第５図は第３図（ａ ）の本発明のトリミング抵抗回路
網の実施例を示す電気回路図、第６図は膜抵抗体の抵抗
値を決める要因を説明するための平面図、第７図（ａ）
は従来の抵抗値を変えるためのトリミング方法を説明す
る電気回路図、同図（ｂ）は従来のトリミング膜抵抗体
に溝加工をした平面図、第８図及び第９図は従来のトリ
ミング抵抗膜ＨＭＡの問題点を説明するための電気回路
図である。 １１．５１・・・第１抵抗体（Ｒ１、Ｒｓ＋ ）、１１
ａ、５１ａ・・・第１接続端、 ｌｌｂ、５１ｂ・・・
第２接続端、 １２．５２・・・第１直列抵抗体（Ｒ２
、Ｒ２Ｏ）、 １３．５６・・・第１連結体、１４．５
７・・・第２連結体、 １５・・・並列トリミング抵抗
体（Ｒ３）、 １７・・・逆り字形抵抗体、１８．５３
・・・第２直列抵抗体（Ｒ４、Ｒ２ｏ）、５４・・・第
３直列抵抗体（Ｒ２ｔｎ ）、 ５５・・・第４直列抵
抗体（Ｒ２，）、 ５８１，５８ｎ 、５８Ｑ ・・・
並列トリミング抵抗体群、 Ｔ１、Ｔ３・・・第１外部
接続用端子、 Ｔ２、Ｔ４・・・第２外部接続用端子。 （ａ） （ｂ） 第１図 ｒ２ａ＋ ｒｍ−ｒ。 第２図 第３図（１） 第３図（２） ７ｂ 第４図 （ａ） （ｂ） 第５図 第７図 第８図
Claims (1)
- 【特許請求の範囲】 １ 第１及び第２の外部接続用端子と、両端を第１及び
第２の接続端とする第１抵抗体と、第１外部接続用端子
と第１接続端とを直列抵抗体を介して接続する第１連結
体と、第２外部接続用端子と第２接続端とを直結又は直
列抵抗体を介して接続する第２連結体と、両端がそれぞ
れ第１連結体及び第２連結体に接続される並列トリミン
グ抵抗体とを具備し、 並列トリミング抵抗体を１つ切断するごとに、第１及び
第２外部接続用端子間の合成抵抗値が実質的に一定値ず
つ増加することを特徴とするトリミング抵抗回路網。 ２ 並列トリミング抵抗体が、不純物をドープしたポリ
シリコン膜、ニクロム系合金膜、タンタル系金属膜、ポ
リイミド系有機膜、アクリルニトリル系有機膜、又はル
テニウム系酸化膜のうちいずれかの抵抗膜から成る特許
請求の範囲第１項記載のトリミング抵抗回路網。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022804A JPH01199404A (ja) | 1988-02-04 | 1988-02-04 | トリミング抵抗回路網 |
| EP89101755A EP0327078B1 (en) | 1988-02-04 | 1989-02-01 | Trimming resistor network |
| DE68917489T DE68917489T2 (de) | 1988-02-04 | 1989-02-01 | Abgleichwiderstandsnetzwerk. |
| US07/305,811 US4906966A (en) | 1988-02-04 | 1989-02-03 | Trimming resistor network |
| KR9202033U KR920003074Y1 (ko) | 1988-02-04 | 1992-02-12 | 트리밍 저항회로망 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63022804A JPH01199404A (ja) | 1988-02-04 | 1988-02-04 | トリミング抵抗回路網 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01199404A true JPH01199404A (ja) | 1989-08-10 |
| JPH0552043B2 JPH0552043B2 (ja) | 1993-08-04 |
Family
ID=12092870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63022804A Granted JPH01199404A (ja) | 1988-02-04 | 1988-02-04 | トリミング抵抗回路網 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4906966A (ja) |
| EP (1) | EP0327078B1 (ja) |
| JP (1) | JPH01199404A (ja) |
| DE (1) | DE68917489T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065221A (en) * | 1988-09-30 | 1991-11-12 | Kabushiki Kaisha Toshiba | Trimming resistor element for microelectronic circuit |
| JP2013251535A (ja) * | 2012-05-02 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | トリミング抵抗、基準電圧生成回路及び基準電流生成回路 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2664793B2 (ja) * | 1990-04-06 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US5689428A (en) * | 1990-09-28 | 1997-11-18 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
| US5099148A (en) * | 1990-10-22 | 1992-03-24 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit having multiple data outputs sharing a resistor network |
| GB2259807B (en) * | 1991-09-23 | 1995-09-06 | Crystal Semiconductor Corp | Low drift resistor structure |
| JP2637662B2 (ja) * | 1992-02-25 | 1997-08-06 | ローム株式会社 | チップ型複合電子部品の製造方法及びチップ型ネットワーク抵抗器の製造方法 |
| US5567550A (en) * | 1993-03-25 | 1996-10-22 | Texas Instruments Incorporated | Method of making a mask for making integrated circuits |
| US5507171A (en) * | 1994-04-15 | 1996-04-16 | Ssi Technologies, Inc. | Electronic circuit for a transducer |
| CA2145697A1 (en) * | 1994-04-15 | 1995-10-16 | Michael F. Mattes | Method and apparatus for compensating for temperature fluctuations in the input to a gain circuit |
| JP3124473B2 (ja) * | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
| US5640137A (en) * | 1995-01-24 | 1997-06-17 | Zilog, Inc. | Polysilicon resistor cooling |
| EP0780851B1 (en) * | 1995-12-20 | 2003-06-11 | International Business Machines Corporation | A semiconductor IC chip with electrically adjustable resistor structures |
| TW340944B (en) * | 1996-03-11 | 1998-09-21 | Matsushita Electric Industrial Co Ltd | Resistor and method of making the same |
| DE19743271C1 (de) | 1997-09-30 | 1998-10-29 | Siemens Ag | Lineare Anordnung metallischer Sicherungsstrecken auf Wafern, wobei durch "Schießen" der Sicherungsstrecken Schaltungskenngrößen einstellbar sind |
| US6664500B2 (en) | 2000-12-16 | 2003-12-16 | Anadigics, Inc. | Laser-trimmable digital resistor |
| US20030011625A1 (en) * | 2001-07-13 | 2003-01-16 | Kellis James T. | Brightness control of displays using exponential current source |
| DE10224180B4 (de) * | 2002-05-31 | 2007-01-04 | Infineon Technologies Ag | Schaltungsanordnung zur Einstellung des Eingangswiderstandes und der Eingangskapazität eines integrierten Halbleiterschaltungschips |
| JP2005158936A (ja) * | 2003-11-25 | 2005-06-16 | Sharp Corp | 調整インピーダンス素子、半導体装置及びトリミング方法 |
| US7300807B2 (en) * | 2004-04-14 | 2007-11-27 | International Business Machines Corporation | Structure and method for providing precision passive elements |
| JP4508023B2 (ja) * | 2005-07-21 | 2010-07-21 | 株式会社デンソー | レーザトリミング評価方法およびレーザトリミング用レーザ強度設定方法 |
| TWI285068B (en) | 2006-03-24 | 2007-08-01 | Ind Tech Res Inst | An adjustable resistor embedded in a multi-layer substrate and method for forming the same |
| CN102438400A (zh) * | 2006-03-31 | 2012-05-02 | 财团法人工业技术研究院 | 多层基板内的可调电阻及其形成方法 |
| DE102006052748A1 (de) * | 2006-08-14 | 2008-04-30 | Rohde & Schwarz Gmbh & Co. Kg | Oszilloskop-Tastkopf |
| US8240027B2 (en) * | 2008-01-16 | 2012-08-14 | Endicott Interconnect Technologies, Inc. | Method of making circuitized substrates having film resistors as part thereof |
| US8338192B2 (en) * | 2008-05-13 | 2012-12-25 | Stmicroelectronics, Inc. | High precision semiconductor chip and a method to construct the semiconductor chip |
| KR20090121470A (ko) * | 2008-05-22 | 2009-11-26 | 주식회사 하이닉스반도체 | 임피던스 교정 회로를 포함하는 반도체 메모리 장치 |
| WO2010035608A1 (en) * | 2008-09-25 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| DE112011105993T5 (de) | 2011-12-23 | 2014-09-04 | Intel Corporation | Prozessabstimmbarer Widerstand mit Nutzerwählbaren Werten |
| US9634646B1 (en) | 2015-10-27 | 2017-04-25 | Analog Devices, Inc. | Mismatch calibration of capacitive differential isolator |
| JP2017146134A (ja) * | 2016-02-16 | 2017-08-24 | アルプス電気株式会社 | 抵抗値調整回路および荷重検出装置ならびに抵抗値調整方法 |
| US11056253B2 (en) | 2019-03-18 | 2021-07-06 | Qualcomm Incorporated | Thin-film resistors with flexible terminal placement for area saving |
| US10653013B1 (en) * | 2019-09-03 | 2020-05-12 | The Boeing Company | Thin film resistor having surface mounted trimming bridges for incrementally tuning resistance |
| DE102020134776B4 (de) | 2020-12-22 | 2023-05-25 | urbanhive GmbH | Modulares System für Hydrokulturen für den Einsatz im Innenraum |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB732437A (en) * | 1951-10-03 | 1955-06-22 | Technograph Printed Circuits L | Electric circuit components |
| US3431640A (en) * | 1966-03-04 | 1969-03-11 | Burroughs Corp | Method for adjusting thin film resistors |
| US3916142A (en) * | 1973-03-29 | 1975-10-28 | Gte Automatic Electric Lab Inc | Method of static trimming of film deposited resistors |
| FI52780C (fi) * | 1974-06-18 | 1977-11-10 | Paramic Ab Oy | Vastusarvoltaan aseteltava vastusverkko. |
| US4150366A (en) * | 1976-09-01 | 1979-04-17 | Motorola, Inc. | Trim network for monolithic circuits and use in trimming a d/a converter |
| US4338590A (en) * | 1980-01-07 | 1982-07-06 | National Semiconductor Corporation | Multi stage resistive ladder network having extra stages for trimming |
| JPS56132815A (en) * | 1980-03-21 | 1981-10-17 | Nec Corp | Reference step voltage generating circuit |
| US4647906A (en) * | 1985-06-28 | 1987-03-03 | Burr-Brown Corporation | Low cost digital-to-analog converter with high precision feedback resistor and output amplifier |
-
1988
- 1988-02-04 JP JP63022804A patent/JPH01199404A/ja active Granted
-
1989
- 1989-02-01 DE DE68917489T patent/DE68917489T2/de not_active Expired - Fee Related
- 1989-02-01 EP EP89101755A patent/EP0327078B1/en not_active Expired - Lifetime
- 1989-02-03 US US07/305,811 patent/US4906966A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5065221A (en) * | 1988-09-30 | 1991-11-12 | Kabushiki Kaisha Toshiba | Trimming resistor element for microelectronic circuit |
| JP2013251535A (ja) * | 2012-05-02 | 2013-12-12 | Semiconductor Energy Lab Co Ltd | トリミング抵抗、基準電圧生成回路及び基準電流生成回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0327078B1 (en) | 1994-08-17 |
| JPH0552043B2 (ja) | 1993-08-04 |
| DE68917489T2 (de) | 1994-12-15 |
| EP0327078A3 (en) | 1991-04-03 |
| US4906966A (en) | 1990-03-06 |
| EP0327078A2 (en) | 1989-08-09 |
| DE68917489D1 (de) | 1994-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0552043B2 (ja) | ||
| JP2945166B2 (ja) | 電気抵抗体およびその製造方法 | |
| EP0450648B1 (en) | Semiconductor device whose output characteristic can be adjusted by functional trimming | |
| CN104641554B (zh) | 分压电路 | |
| KR920003467B1 (ko) | 트리밍소자와 그 전기단락방법 | |
| JPH01220870A (ja) | 小形熱電変換器 | |
| US6725436B2 (en) | Resistor circuit | |
| US7205880B2 (en) | Trimmer impedance component, semiconductor device and trimming method | |
| CN110837016B (zh) | 精密匹配电阻阵列及其校准方法 | |
| TWM666349U (zh) | 阻抗倍增結構 | |
| JP2810467B2 (ja) | 主として温度測定用に意図されたサーミスターおよびサーミスターの製造方法 | |
| JP4919642B2 (ja) | 半導体装置 | |
| JP2004200424A (ja) | チップ抵抗器 | |
| WO2020046748A1 (en) | Resistor with exponential-weighted trim | |
| JP2881457B2 (ja) | 増幅回路 | |
| JPH0322062B2 (ja) | ||
| GB2054276A (en) | Electrical resistor network | |
| JPH0132363Y2 (ja) | ||
| JPS63289402A (ja) | ロ−ドセル | |
| JPH04250601A (ja) | チップ抵抗器の抵抗値調整方法 | |
| JPH02277263A (ja) | 抵抗ネットワーク | |
| JPS63310160A (ja) | レ−ザ−トリミング方法 | |
| US20020033518A1 (en) | Integrated circuit resistor structure | |
| JPS6248903B2 (ja) | ||
| JP2919398B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |