JPH0132363Y2 - - Google Patents
Info
- Publication number
- JPH0132363Y2 JPH0132363Y2 JP1983041437U JP4143783U JPH0132363Y2 JP H0132363 Y2 JPH0132363 Y2 JP H0132363Y2 JP 1983041437 U JP1983041437 U JP 1983041437U JP 4143783 U JP4143783 U JP 4143783U JP H0132363 Y2 JPH0132363 Y2 JP H0132363Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- polycrystalline silicon
- contact
- fuse
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置にかかり、とくに半導体基
板上の酸化膜上に形成された多結晶シリコンを用
いてヒユーズ素子を構成する際に、多結晶シリコ
ンと金属導体とのコンタクト抵抗を考慮し、前記
コンタクト抵抗の製造時の変動に対し安定して切
断できる多結晶シリコンヒユーズが提供できるこ
とを特徴とする半導体装置に関するものである。
板上の酸化膜上に形成された多結晶シリコンを用
いてヒユーズ素子を構成する際に、多結晶シリコ
ンと金属導体とのコンタクト抵抗を考慮し、前記
コンタクト抵抗の製造時の変動に対し安定して切
断できる多結晶シリコンヒユーズが提供できるこ
とを特徴とする半導体装置に関するものである。
近年、半導体装置の応用分野の拡大はめざまし
いものがあり、従来個別部品、または調整技術を
用いて十分な精度が必要とされる分野へと急速に
浸透している。
いものがあり、従来個別部品、または調整技術を
用いて十分な精度が必要とされる分野へと急速に
浸透している。
例えば、アナログ・デジタル変換とかデジタ
ル・アナログ変換を半導体装置で実現することを
考える。このとき半導体基板上に構成される拡散
抵抗とか膜抵抗の比精度は±0.2％程度の限度と
考えられている。このため半導体装置として実現
可能な精度としては８〜10ビツト程度が限界と一
般に考えられており、10ビツト以上の半導体装置
の実現は半導体基板上で調整することが必要とな
つてくる。この半導体基板上での調整技術として
は主に２種類に大別することができる。
ル・アナログ変換を半導体装置で実現することを
考える。このとき半導体基板上に構成される拡散
抵抗とか膜抵抗の比精度は±0.2％程度の限度と
考えられている。このため半導体装置として実現
可能な精度としては８〜10ビツト程度が限界と一
般に考えられており、10ビツト以上の半導体装置
の実現は半導体基板上で調整することが必要とな
つてくる。この半導体基板上での調整技術として
は主に２種類に大別することができる。
第１の調整技術は熱的、機械的または化学的方
法で拡散抵抗または膜抵抗を切断し、線形的に調
整する技術である。
法で拡散抵抗または膜抵抗を切断し、線形的に調
整する技術である。
第２の調整技術は熱的方法により抵抗を切断
し、階段的に調整する技術である。第１の線形的
調整の利点は細かな調整が可能なことであるが欠
点として調整時間が長くかかることがあげられ
る。
し、階段的に調整する技術である。第１の線形的
調整の利点は細かな調整が可能なことであるが欠
点として調整時間が長くかかることがあげられ
る。
第２の階段的調整の利点は調整時間が短時間で
可能であることであるが、欠点として階段的調整
のため細かな調整に適さないことがあげられる。
可能であることであるが、欠点として階段的調整
のため細かな調整に適さないことがあげられる。
本考案は階段的調整を行うに際し、好的な半導
体装置を提供するものであり、以下に図を用いて
本考案を詳細に説明する。
体装置を提供するものであり、以下に図を用いて
本考案を詳細に説明する。
第１図ａおよびｂは階段的調整の原理の説明図
である。第１図ａは並列接続形の例であり、第１
図ｂは直列接続形の例である。第１図において、
端子１および端子２は等価抵抗の端子をそれぞれ
表わし、抵抗３，４，５および６は並列接続され
た抵抗を表わし、切断部７，８および９はそれぞ
れ抵抗４，５および６の切断部をそれぞれ示して
いる。
である。第１図ａは並列接続形の例であり、第１
図ｂは直列接続形の例である。第１図において、
端子１および端子２は等価抵抗の端子をそれぞれ
表わし、抵抗３，４，５および６は並列接続され
た抵抗を表わし、切断部７，８および９はそれぞ
れ抵抗４，５および６の切断部をそれぞれ示して
いる。
第１図ａは抵抗３，４，５および６の抵抗値を
１：２：４：８の形に使用するのが一般に適して
おり、第１図ｂにおいては１：1/2：1/4：1/8の
形にするのが一般的である。この抵抗の抵抗比は
階段調整の階段幅に対して決められるものであ
り、この階段幅が小さければ、小さな比を使用す
ることが考えられる。
１：２：４：８の形に使用するのが一般に適して
おり、第１図ｂにおいては１：1/2：1/4：1/8の
形にするのが一般的である。この抵抗の抵抗比は
階段調整の階段幅に対して決められるものであ
り、この階段幅が小さければ、小さな比を使用す
ることが考えられる。
第１図ａおよびｂにおいて切断部７，８および
９にある抵抗値が付くことは一般に回避できな
い。一般にこの切断部は抵抗に使用する導体を用
い、電圧源または電流源を印加し、局所的に高熱
部を発生せしめて、切断する場合が多い。
９にある抵抗値が付くことは一般に回避できな
い。一般にこの切断部は抵抗に使用する導体を用
い、電圧源または電流源を印加し、局所的に高熱
部を発生せしめて、切断する場合が多い。
この切断部の抵抗は階段的調整における誤差を
大きくすることは明らかであろう。
大きくすることは明らかであろう。
切断部の抵抗としては多結晶シリコンの抵抗
と、多結晶シリコンと金属導体のコンタクト抵抗
に別けられる。多結晶シリコンの抵抗は層抵抗と
幾何学的形状で表わされ、通常50オームから100
オーム程度である。一方コンタクト抵抗は対向す
るコンタクト長をＷとすると20／Ｗ〜40／Ｗオー
ム／μｍが一般的である。
と、多結晶シリコンと金属導体のコンタクト抵抗
に別けられる。多結晶シリコンの抵抗は層抵抗と
幾何学的形状で表わされ、通常50オームから100
オーム程度である。一方コンタクト抵抗は対向す
るコンタクト長をＷとすると20／Ｗ〜40／Ｗオー
ム／μｍが一般的である。
このためコンタクト長Ｗを2μｍとするとコン
タクト抵抗は10〜20オームとなり、切断部の抵抗
として多結晶シリコンの抵抗と２倍のコンタクト
抵抗となり比較的大きな抵抗値となる。
タクト抵抗は10〜20オームとなり、切断部の抵抗
として多結晶シリコンの抵抗と２倍のコンタクト
抵抗となり比較的大きな抵抗値となる。
更にコンタクト抵抗が大きくなると電圧または
電流印加により多結晶シリコン・ヒユーズを切断
する際にコンタクト抵抗による電圧降下が生じ、
多結晶シリコン・ヒユーズが切断できなくなるこ
ともあつた。
電流印加により多結晶シリコン・ヒユーズを切断
する際にコンタクト抵抗による電圧降下が生じ、
多結晶シリコン・ヒユーズが切断できなくなるこ
ともあつた。
本考案はかかる欠点を大幅に改善し、調整誤差
の少なく安定して切断のできる多結晶シリコン・
ヒユーズを提供するものであり、以下に図面を用
いて本考案の実施例を説明する。
の少なく安定して切断のできる多結晶シリコン・
ヒユーズを提供するものであり、以下に図面を用
いて本考案の実施例を説明する。
第２図は本考案の第１の実施例の平面説明図で
ある。第２図において引き出し導体２１および２
２がコンタクト２３および２４を通して多結晶シ
リコン２５に接続した多結晶シリコン・ヒユーズ
の平面説明図である。
ある。第２図において引き出し導体２１および２
２がコンタクト２３および２４を通して多結晶シ
リコン２５に接続した多結晶シリコン・ヒユーズ
の平面説明図である。
第２図において従来の多結晶シリコン・ヒユー
ズとの相異点はコンタクト２３および２４の寸法
である。コンタクト２３および２４の寸法は互に
対向する部分のコンタクト長Ｗによりコンタクト
抵抗が求まる。通常の50オーム程度の多結晶シリ
コン・ヒユーズの抵抗値を想定した時、コンタク
ト２３および２４に許容される抵抗値は最悪で多
結晶シリコンの1/4程度であり、設計時では1/10
以下とするのが好ましい。このためコンタクト２
３および２４に許容される抵抗値としては５オー
ム以下となる。５オーム以下のコンタクト抵抗を
実現するためにはコンタクト長Ｗは8μｍ以上必
要となる（コンタクト抵抗として40／Ｗオーム／
μｍ使用）。
ズとの相異点はコンタクト２３および２４の寸法
である。コンタクト２３および２４の寸法は互に
対向する部分のコンタクト長Ｗによりコンタクト
抵抗が求まる。通常の50オーム程度の多結晶シリ
コン・ヒユーズの抵抗値を想定した時、コンタク
ト２３および２４に許容される抵抗値は最悪で多
結晶シリコンの1/4程度であり、設計時では1/10
以下とするのが好ましい。このためコンタクト２
３および２４に許容される抵抗値としては５オー
ム以下となる。５オーム以下のコンタクト抵抗を
実現するためにはコンタクト長Ｗは8μｍ以上必
要となる（コンタクト抵抗として40／Ｗオーム／
μｍ使用）。
このように多結晶シリコン・ヒユーズにおい
て、コンタクトＷをコンタクト抵抗を考慮して決
定することにより調整誤差が少なく安定して切断
のできる多結晶シリコン・ヒユーズが実現でき
る。
て、コンタクトＷをコンタクト抵抗を考慮して決
定することにより調整誤差が少なく安定して切断
のできる多結晶シリコン・ヒユーズが実現でき
る。
第３図は本考案の第２の実施例の平面説明図で
ある。第３図において第２図との相異点はコンタ
クト３３および３４の形状である。それ以外の引
き出し導体３１および３２と多結晶シリコン３５
は第２図と同様の構成となつている。
ある。第３図において第２図との相異点はコンタ
クト３３および３４の形状である。それ以外の引
き出し導体３１および３２と多結晶シリコン３５
は第２図と同様の構成となつている。
第３図は第２図における正方形のコンタクト２
３および２４を長方形としたものである。コンタ
クト幅Ｗは少なくとも4μm以上あればコンタクト
抵抗には効かないとの報告があるため、第３図の
如きコンタクトを用いても第２図と同様の効果が
あるのは明らかであろう。
３および２４を長方形としたものである。コンタ
クト幅Ｗは少なくとも4μm以上あればコンタクト
抵抗には効かないとの報告があるため、第３図の
如きコンタクトを用いても第２図と同様の効果が
あるのは明らかであろう。
以上図面を用いて詳細に説明した如く、本考案
を用いた多結晶シリコン・ヒユーズを用いれば調
整誤差が少なく切断の容易な半導体装置が実現で
き、応用分野の拡大に有効である。
を用いた多結晶シリコン・ヒユーズを用いれば調
整誤差が少なく切断の容易な半導体装置が実現で
き、応用分野の拡大に有効である。
第１図ａおよびｂは階段的調整の原理図、第２
図は本考案の第１の実施例の平面説明図、第３図
は本考案の第２の実施例の平面説明図をそれぞれ
示す。 １，２……端子、３，４，５，６……抵抗、
７，８，９……切断部、２１，２２，３１，３２
……引き出し導体、２３，２４，３３，３４……
コンタクト、２５，３５……多結晶シリコン。
図は本考案の第１の実施例の平面説明図、第３図
は本考案の第２の実施例の平面説明図をそれぞれ
示す。 １，２……端子、３，４，５，６……抵抗、
７，８，９……切断部、２１，２２，３１，３２
……引き出し導体、２３，２４，３３，３４……
コンタクト、２５，３５……多結晶シリコン。
Claims (1)
- 多結晶シリコンを用いたヒユーズと、前記ヒユ
ーズの少くとも一端部に接続された金属導体とを
有し、前記ヒユーズと前記金属導体とのコンタク
ト部のコンタクト抵抗が前記ヒユーズの50オーム
から100オームの抵抗値の４分の１以下としたこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143783U JPS59146969U (ja) | 1983-03-23 | 1983-03-23 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4143783U JPS59146969U (ja) | 1983-03-23 | 1983-03-23 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59146969U JPS59146969U (ja) | 1984-10-01 |
| JPH0132363Y2 true JPH0132363Y2 (ja) | 1989-10-03 |
Family
ID=30172012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4143783U Granted JPS59146969U (ja) | 1983-03-23 | 1983-03-23 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59146969U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8519507B2 (en) * | 2009-06-29 | 2013-08-27 | International Business Machines Corporation | Electrically programmable fuse using anisometric contacts and fabrication method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5772367A (en) * | 1980-10-24 | 1982-05-06 | Toshiba Corp | Fusing type semiconductor device |
| JPS5968946A (ja) * | 1982-10-12 | 1984-04-19 | Fujitsu Ltd | 半導体装置 |
-
1983
- 1983-03-23 JP JP4143783U patent/JPS59146969U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59146969U (ja) | 1984-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0552043B2 (ja) | ||
| KR920003467B1 (ko) | 트리밍소자와 그 전기단락방법 | |
| EP0152116A2 (en) | Lateral bipolar transistor and method of producing the same | |
| US5233327A (en) | Active resistor trimming by differential annealing | |
| US4215333A (en) | Resistor termination | |
| JPH0132363Y2 (ja) | ||
| JP3294401B2 (ja) | 半導体装置 | |
| JPS6327047A (ja) | 直列抵抗回路網及びそのトリミング方法 | |
| JPH03233992A (ja) | 厚膜印刷基板 | |
| JPH0322062B2 (ja) | ||
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JP3476849B2 (ja) | ヒユーズ抵抗器およびその製造方法 | |
| JPS60242603A (ja) | 膜低抗体の製造方法 | |
| JPS6132404A (ja) | 厚膜低抗体の形成方法 | |
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JPH0410642A (ja) | 半導体装置及びその製造方法 | |
| JP2713304B2 (ja) | 超伝導配線を具備する半導体装置 | |
| Bulger et al. | The STIC Technology-A Monolithic Approach for Combining Tantalum and Silicon Technologies | |
| JPH02159756A (ja) | タンタル薄膜抵抗素子 | |
| JPS6041252A (ja) | 混成集積回路の製造方法 | |
| Sandifer | Preparation of Silicon Device Matrices for Solid Circuits | |
| JPS593863B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH01286355A (ja) | 薄膜抵抗素子 | |
| JPH0331017B2 (ja) | ||
| JPS5814561A (ja) | トリミング用受動素子 |