JPH01200425A - 電源制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置などに使用される電源制御装置
に係わり、特に電源に異常が生じたときの処理方式を改
良した電源制御装置に関する。

〔従来の技術〕

マイクロコンピュータを利用したシステムや各種情報処
理装置あるいは通常の電子機器においても、安定化電源
は不可欠であり、種々の方式のものが考案され、使用さ
れている。一方、このような安定化電源を用いても、電
源が正常に動作しなければ、高価な装置を破壊する恐れ
もあり、様々な対策が施されている。その中で電源故障
時に電源異常（以下アラームと呼ぶ。）信号を発生させ
、故障除去後に電源を再投入する方法も知られている。

第３図は、この種のアラーム信号により電源の投入切断
を制御する電源制御装置を示すブロック図、第４図は、
この電源制御装置の動作を示すタイミング図である。

図示しない上位装置から、電ｌ原１１に対する投入・切
断信号１２があると、この投入・切断信号１２は、電源
制御装置１３の電源制御回路１４の論理積回路（以下Ａ
ＮＤ回路＞１５に人力される。

このＡＮＤ回路１５の出力は、投入・切断信号１６とな
り、さらに論理和回路（以下ＯＲ回路）ｌ７を通して投
入・切断信号１８となり電源１１に送出される。電源１
１は、これにより投入・切断される。ここで、電源１１
に何らかの異常があると、アラーム信号２１が発生され
、これは電源制御回路１４のＡＮＤ回路１５の否定入力
端子に人力される。このときのアラーム信号２１は論理
レベル１なので、ＡＮＤ回路１５の否定入力端子にはレ
ベル０の信号が人力される。したがって、図示しない上
位装置からの投入・切断信号１２の投入信号はインヒビ
ットされ、ＡＮＤ回路１５の出力である投入・切断信号
１６は論理レベル０１ＯＲ回路１７の出力の投入・切断
信号１８も０レベルになり、電、原１１は切断される。

その後、図示しない上位装置から電源制御装置１３に投
入・切断信号１２が送られ、電源投入指示があると（第
４図のａ）、電源制御回路１４は、電源制御装置１３の
アラームリセット信号発生回路２０にリセット信号発生
指示信号２１を発する。このリセット信号発生回路２０
は、ＯＲ回路１７を通して、電源１１に内蔵される図示
しないアラーム信号ラッチ回路にリセット信号２２を送
出する（第４図のｂ）。これにより、図示しないアラー
ム信号ラッチ回路はリセットされ、アラーム信号２１が
リセットされる。このようにアラーム信号２１をリセッ
トすることにより（第４図のＣ）、アラーム信号２１の
発生とともにインヒビットされていた投入・切断信号１
６の投入信号が再び有効になる（第４図のｄ）。ところ
で、リセット信号２２はパルス状に電源投入信号線上、
すなわち、ＯＲ回路１７に与えられるので、投入・切断
信号１８は第４図ｅに示したように投入・切断信号１８
が与えられる前にリセット信号２２が重畳された形にな
る。このため、電源１１の出力■。、アは第４図ｆに示
したように一旦投入され、次に切断され、再び投入され
るという不安定な状態になる。

この状態の後、出力■。Ｕ７　は安定になり、その時点
で投入完了信号２５（第４図のｇ）が電源制御回路１４
に送られ、投入が完了する。

〔発明が解決しようとする課題〕

このように、従来の電源制御装置においては、電源異常
処理後、再度電源を投入するとき、アラーム信号を解除
するリセット信号が電源投入信号線上にパルス状に与え
られる。このため、電源の出力電圧が、安定な出力状態
になる前にパルス状の望ましくない出力を与えるという
問題が生じる。これは、負荷としての論理装置などに悪
影響を与えるという欠点をもたらす。

そこで本発明の目的は、アラーム発生後の電源再投入時
に電源出力が一定になる前に不要な出力の発生を防止し
、従来の問題点を解決することができる電源制御装置を
提供することにある。

〔課題を解決するための手段〕

本発明の電源制御装置は、電源投入信号が与えられてい
る間は電源異常信号を有効にする回路と、電源障害によ
り一旦切断された電源の再投入時に、上位装置などから
の電源投入信号を受けてリセット信号を出力する電源異
常信号リセット信号発生回路と、この電源異常信号リセ
ット信号発生回路からのリセット信号により上記電源異
常信号をリセットする回路とを具備したものである。

したがって、本発明による電源制御装置を用いると、電
源投入信号がないときは、アラーム信号を無効にし、か
つアラーム発生後の電源再投入時に電源投入信号線とは
無関係にアラーム信号をリセットすることにより、電源
出力が一定になる前に従来中じたパルス状電源出力を防
止することができる。

〔実施例〕

以下実施例につき本発明の詳細な説明する。

第１図は本実施例の電源制御装置を示すブロック図、第
２図はその動作タイミング図を示す図である。第３図お
よび第４図と同一部分には同一の符号を付しており、そ
れらの説明は適宜省略する。

図において、図示しない上位装置からの電源１１に対す
る投入・切断信号１２は、電源制御装置１３の電、原制
御回路１４を構成するＡＮＤ回路１５の一方の入力端子
に与えられる。このＡＮＤ回路１５から出力された投入
・切断信号１６は電源１１に送出され、これにより電源
１１は出力電圧ｖｏｕｔ　を与える。ＡＮＤ回路１５の
他方の入力端子は否定をとるようになっている。この否
定入力端子には、電源１１からのアラーム信号１７が、
本発明の特徴をなすＡＮＤ回路１８を通して第２アラー
ム信号１９になり、さらにラッチ回路２０を通して第３
アラーム信号２１となって入力される。

ＡＮＤ回路１８の他方の入力端子には電源制御回路１４
のＡＮＤ回路１５の出力である投入・切断信号１６が分
岐されて人力される。この投入・切断信号１６が投入信
号でないときは、ＡＮＤ回路１８には論理０レベルが人
力され、したがって第１アラーム信号１７があっても第
２アラーム信号１９は０となり、アラームは無効、すな
わちアラームがないのと同じになる。このアラームを有
効にするのは投入・切断信号１６が投入信号の場合だけ
である。ラッチ回路２０には、電源障害で一旦切断され
た電源１１を再投入する場合に用いられる。すなわち、
図示しない上位装置からアラームリセット信号発生回路
２４に投入・切断信号１２が与えられると、このアラー
ムリセット信号発生回路２４はリセット信号２５をラッ
チ回路２０に送出する。これを受けたラッチ回路２０は
第２アラーム信号１９をリセットする。すなわち、第２
アラーム信号１９が１のときは、その出力である第３ア
ラーム信号２１はＯになる。さらに、電源投入が完了す
ると、電源１１から投入完了信号２６を電源制御回路１
４に与え、これにより電源１１からは一定出力■。Ｌｌ
□が与えられる。

次に第２図によりこの装置の動作について説明する。

図示しない上位装置から投入・切断信号１２により投入
指示がなされると（第２図ａ　）　、Ａ　Ｎ　Ｄ回路１
５から投入切断信号１６により（第２図Ｃ）投入信号が
電源１１に与えられる。これにより電源出力■。ＵＴ　
　（第２図ｂ）は時間の経過とともに上昇し、やがて一
定値になる。一定値になった所で、電源１１から投入完
了信号２６（第２図ｄ）が電源制御回路１４に与えられ
、電源投入が完了する。この場合、第１アラーム信号の
く第２図ｅ）と第３アラーム信号２１（第２図ｆ）は電
源１１に障害がないとして０レベルになっている。

ここで、電源１１に何らかの障害が発生したと考える。

この場合、アラーム信号１７がレベル１になる。すなわ
ちアラームが発生する（第２図ｅ）。この状態では、投
入・切断信号１２．１６は投入されたままである（第２
図ａ、ｃ）。したがって、ＡＮＤ回路１８には、レベル
１の投入・切断信号１６と第１アラーム信号１７が入力
され、第２アラーム信号１９もレベル１になる。ラッチ
回路２０はこの場合は動作していないので、第２アラー
ム信号１９はそのまま第３アラーム信号２１となり（第
２図ｆ）、電源制御回路１４のＡＮＤ回路１５の否定入
力端子に人力される。このＡＮＤ回路１５のもう一方の
入力端子にはレベル１の投入・切断信号１２が人力され
ているので、このＡＮＤ回路１５の出力である投入・切
断信号１６はレベル０となる（第２図Ｃ）。したがって
、電源１１は切断され、その出力電圧■。ＵＴは０にな
る（第２図ｂ）。

次に、上記のように電源１１に障害が発生し、アラーム
信号１７を発することにより電源１１が切断され、その
後、図示しない上位装置から電源１１を再投入する場合
について説明する。

この場合は、図示しない上位装置から電源制御回路１４
のＡＮＤ回路１５の一方の端子に、投入・切断信号１２
として投入信号が与えられる（第２図ｄ）。この状態で
は、第１アラーム信号１７、したがって、第２アラーム
信号１９はレベル１なので（第２図ｅ）、これを解除し
ないと、再投入はできない。そこで、投入・切断信号１
２は、分岐して、アラームリセット信号発生回路２４に
与えられる。これにより、このアラームリセット信号発
生回路２４はリセット信号２５をラッチ回路２０に与え
る、そして、このラッチ回路２０は、第２アラーム信号
１９をリセットし、レベル０の第３アラーム信号２１を
与える（第２図ｆ）。これを受けたＡＮＤ回路１５は、
一方で投入・切断信号１２を受けているので、レベル１
の投入・切断信号１６を電源１１に送出する（第２図Ｃ
）。

これにより電源１１は再投入され、その出力電圧ｖｏｕ
ｔ　は上昇する（第２図ｂ）。そして、投入完了信号２
６（第２図ｄ）を電源制御回路１４に送出して、再投入
動作が完了する。

〔発明の効果〕

このように本発明の電源制御装置は、電源投入信号がな
いときは、アラーム信号を無効にし、そして電源障害除
去後の電源再投入時に電源投入信号線とは関係なしにア
ラーム信号をリセットすることにより、電源出力が一定
になる前に生じたリセソトハルスの影響を除去できる効
果がある。

【図面の簡単な説明】

第１図は本発明による電源制御装置の一実施例を示すブ
ロック図、第２図はその動作タイミング図、第３図は従
来の電源制御装置を示すブロック図、第４図はその動作
タイミング図である。 １１・・・・・電！原、１８・・・・・・ＡＮＤ回路、
２０・・・・・・ラッチ回路、 ２４・・・・・・アラームリセット信号発生回路。 出願人　　　　　　　日本電気株式会社代理人　　　　
　　　弁理士　山内梅雄第１　図

Claims (1)

【特許請求の範囲】
1. 　情報処理装置などで使用する電源の、投入、切断、異
   常処理などの制御をする電源制御装置において、電源投
   入信号が与えられている間は電源異常信号を有効にする
   回路と、電源障害により一旦切断された電源の再投入時
   に、上位装置などからの電源投入信号を受けてリセット
   信号を出力する電源異常信号リセット信号発生回路と、
   この電源異常信号リセット信号発生回路からのリセット
   信号により前記電源異常信号をリセットする回路とを具
   備することを特徴とする電源制御装置。