JPH01204151A - 連想レジスタファイル - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は連想レジスタファイルに関し、特に各レジスタ
に一致検出器と一致フラグを備えることで、データ読み
出し時に、読み出しデータと同じ値のデータを保持する
レジスタを検出し、読み出しデータと同じ値を保持して
いた全てのレジスタに対する書き込みを、１回の書き込
み操作で実現することで、特定のデータを他の値に書き
換える操作を高速実行する連想レジスタファイルに関す
るものである。

〔技術的背景〕

近年の高級プログラミング言語は処理するデータの構造
が複雑で、ポインタの使用頻度が高い。

例えば、知識情報処理の分野で注目されているプログラ
ミング言語プロローグ（ＰＲＯＬＯＧ）がそうである。

プロローグのプログラム記述の基本要素は術語である。

術語は術語名と複数の引数とからなる。５個の引数を持
つ術語名Ｐの術語の例は以下の様になる。

Ｐ（”ａ”、Ｘ、“ｂ”、Ｘ、Ｘ） “ａ”′と“ｂ”はアトムと呼ばれる記号を表現するデ
ータである。Ｘは変数を表す。代表的なプロローグ言語
処理方式として、術語の引数レジスタと呼ぶ複数のレジ
スタ群に格納する方式がある。

従来は、引数レジスタを汎用のレジスタファイルで実現
していた 先の術語Ｐの引数を引数レジスタに格納する場合、アト
ム“ａ′”と°“ｂ　”は、直接、引数レジスタに格納
できるが、変数Ｘはメモリ上の変数セルへのポインタを
格納する。第２図は術語Ｐの引数を引数レジスタに格納
した状態を示す説明図である。２００が引数レジスタ群
を構成するレジスタファイル、２０１が第１引数“ａ“
′を格納する引数レジスタである。変数Ｘはメモリ上の
セル２０６をデータの格納領域として使用する。引数レ
ジスタ２０２は第２引数が変数Ｘなので、メモリ上の変
数セル２０６へのポインタを格納する。

〔従来技術の課題〕

従来の汎用レジスタファイルを使用した引数レジスタで
は、変数データを直接格納できなかった。

この為、変数データのアクセスは必ずポインタを辿る必
要があり、アトムデータより処理に必要な時間が長くな
る傾向があった。変数データを直接格納できない理由を
、先の術語Ｐを使用して説明する。

第３図が術語Ｐの５個の引数を直接引数レジスタに格納
した時の状態を示す説明図である。３０２から３０５の
３個の引数レジスタに変数Ｘが格納される。第２引数の
処理が変数Ｘにアトム°“ｃ　”を代入すると仮定する
。第４図が第２引数の処理終了後の状態を示す説明図で
ある。引数レジスタ４０２はアトム“Ｃ”を格納する。

しかし、引数レジスタ４０４，４０５は変数Ｘを格納し
たままである。ここで、第４引数の処理が変数Ｘにアト
ム“ｄ　１１を代入すると仮定する。第５図が第４引数
の処理終了後の状態を示す説明図である。引数レジスタ
５０２はアトム“Ｃ”を格納し、引数レジスタ５０４は
アトム”ｄ″を格納し、１つの変数に２つのデータが代
入されるという矛盾が生じている。

この矛盾発生を回避するためには、第２引数の処理で変
数Ｘにアトム“Ｃ”を代入する時に、全ての引数レジス
タが保持するデータを調べ、保持データが変数Ｘである
レジスタにアトム゛ｃ　”を書き込む必要がある。しか
し、全ての引数レジスタを調べる為に必要な処理時間は
、変数アクセスでポインタを辿る処理時間よりはるかに
長いため、汎用のレジスタファイルで実現した引数レジ
スタの場合、変数データを直接格納しない方が優れてい
る。

本発明の目的は、各レジスタに読みだしデータとレジス
タの保持データを比較する一致検出回路と比較の結果を
記憶する一致フラグ保持器を備え、一致フラグ保持器の
フラグがセットされている全てのレジスタに対するデー
タの書き込みを可能とすることで、汎用レジスタファイ
ルでは実現できなかった変数データを直接格納できる引
数レジスタの実現を可能にする連想レジスタファイルを
提供することにある。

〔課題を解決するための手段〕

前述の問題を解決する為に、本発明が提供する連想レジ
スタファイルは、複数のレジスタから成るレジスタファ
イルにおいて、任意の前記レジスタの保持データを外部
に出力する出力バッファと、前記レジスタ毎に用意した
前記出力バッファの出力と前記レジスタの保持データと
を比較する一致検出回路と、前記一致検出回路毎に用意
した前記一致検出回路の出力を保持する一致フラグ保持
器と、レジスタファイル実現に必要なレジスタ番号解読
器とを備えて成り、データ読み出し操作時に前記一致検
出回路が読み出しデータと前記レジスタの保持データと
を比較し、読み出しデータと前記レジスタの保持データ
が等しい場合に前記一致フラグ保持器のフラグをセット
することと、データ書き込み操作の１つとして前記一致
フラグ保持器の出力を前記レジスタの書き込み許可信号
として使用し、前記一致フラグ保持器のフラグがセット
されている全ての前記レジスタに、１回のデータ書き込
み操作で、データの書き込みを行うことを備えて構成さ
れる。

〔作用〕

本発明の連想レジスタファイルは、各レジスタ・セルを
レジスタと、レジスタ出力用トライステート・バッファ
と、読み出しデータとレジスタの保持データの比較を行
う一致検出回路と、−数構出回路の出力を記憶する一致
フラグ保持器で構成する。

レジスタ数８個の例を使用して、本発明の連想レジスタ
ファイルの動作説明を行う。データ読み出し操作時の本
発明の連想レジスタファイルの状態を第６図に示す。６
０１から６０８がレジスタである。１゛、“３′、“、
“５”、“１”、”　３　”、５″、“１′′はそれぞ
れレジスタ６０１〜６０８の保持データである。データ
読み出し操作によりレジスタ６０５の保持デーラダ“１
°′が出力されるとする。レジスタの出力用トライステ
ート・バッファ６３５が、レジスタ６０５の保持データ
を出力する。−数構出回路６１１から６１８は読み出し
データ゛１”と各レジスタの保持データを比較する。比
較の結果、−数構出回路６１１，６１３，６１５，６１
８が一致を検出する。−数構出回路の出力は、一致フラ
グ保持器６２１から６２８に送られる。一致フラグ保持
器が一致検出回路の出力を記憶した後の状態が第７図に
示される。

一致フラグ保持器７２１，７２３．７３５，７２８のフ
ラグがセットされている。この状態で一致フラグがセッ
トされているレジスタにデータ“７″を書き込む操作を
行った時の状態が第８図に示される。この書き込み操作
では、一致フラグ保持器の出力を書き込み許可信号とし
て使用する。

入力用バッファ８２０から書き込みデータ“７”が入力
され、一致フラグがセットされている一致フラグ保持器
８２１，８２３，８２５．８２８がレジスタ８０１，８
０３，８０５，８０８に書き込み許可信号を出力する。

データ書き込み操作終了後の状態が第９図に示される。

一致フラグ保持器９２１，９２３，９２５，９２８が書
き込み許可信号を出力していたレジスタ９０１，９０３
゜９０５．９０８に書き込みデータ“７゛°が書き込ま
れている。

この結果、本発明の連想レジスタファイルは１回のデー
タ書き込み操作で、書き込み操作以前に実行したデータ
読み出し操作で読み出したデータと同じ値のデータを保
持する全てのレジスタに対するデータの書き込みを実行
できる。

〔実施例〕

本発明の実施例について、図面を参照して詳細に説明す
る。第１図は、レジスタ数８個の場合の本発明の連想レ
ジスタファイルの実施例である。

１００が外部から送られて来るレジスタ番号を解読し、
データ読み出し操作及びデータ書き込み操作の為の制御
信号を生成するレジスタ番号解読器である。レジスタ番
号“３′°のレジスタに対するデータ読み出し操作では
、レジスタ番号解読器１００が読み出しレジスタ番号か
ら制御信号を生成し、レジスタの出力用トライステート
・バッファ１３１から１３８を制御し、レジスタ１０１
から１０８の８個のレジスタの中からレジスタ１０３を
選択し、レジスタ１０３の保持データを出力用トライス
テート・バッファ１３３を介して出力バッファ１１０に
送る。この時、−数構出回路１１１から１１８は出力用
トライステート・バッファ１３３の出力とレジスタ１０
１から１０８の保持データを比較し、比較結果を一致フ
ラグ保持器１２１から１２８に送る。

レジスタ番号“５″に対するデータの書き込み操作では
、レジスタ番号解読器１００が書き込み許可信号を生成
する。書き込み許可信号は書き込み許可信号選択器１４
１から１４８を通りレジスタ１０１から１０８に送られ
る。この場合、書き込み許可信号選択器１４５を通りレ
ジスタ１０５に書き込み許可信号が送られ、入カバッフ
ァ１２０から送られて来る書き込みデータがレジスタ１
０５に書き込まれる。

読み出しデータと同じ値のデータを保持するレジスタに
対する書き込み操作は、一致フラグ保持器１２１から１
２８の出力が書き込み許可信号選択器１４１から１４８
を通りレジスタ１０１から１０８に送られる。この結果
、一致フラグがセットされている一致フラグ保持器の出
力が書き込み許可信号となり、一致フラグがセットされ
ている複数のレジスタに入カバッファエ２０から送られ
て来る書き込みデータが書き込まれる。

〔発明の効果〕

本発明の連想レジスタファイルは、各レジスタ・セルを
レジスタと、出力用トライステート・バッファと、読み
出しデータと保持データを比較する一致検出回路と、−
数構出回路の出力を記憶する一致フラグ保持器とで構成
し、データ読み出し操作時に読み出しデータとレジスタ
の保持データを比較し、読み出しデータと同じ値のデー
タを保持するレジスタを検出しておき、１回の書き込み
操作で読み出しデータと同じ値のデータを保持する全て
のレジスタにデータを書き込む操作を可能にした。この
結果、特定のデータの書換えを高速に実行することを可
能にしたという効果がある。

【図面の簡単な説明】

第１図はレジスタ数８個の場合の本発明の連想レジスタ
ファイルの一実施例のブロック図、第２図は術語Ｐの引
数を引数レジスタに格納した状態を示す説明図、第３図
は引数レジスタに、直接、変数Ｘを格納した状態を示す
説明図、第４図は第２引数の処理終了後の状態を示す説
明図、第５図は第４引数の処理が終了した状態を示す説
明図、第６図はデータ読み出し操作中の本発明の連想レ
ジスタファイルの状態を示すブロック図、第７図はデー
タ読み出し操作が終了した状態を示すブロック図、第８
図はデータ書き込み操作中の状態を示すブロック図、第
９図はデータ書き込み操作終了後の状態を示すブロック
図。 １００はレジスタ番号解読器、１０１から１０８はレジ
スタ、１°１０は出力バッファ、１１１から１１８は一
致検出回路、１２１から１２８は一致フラグ保持器、１
２０は入力バッファ、１３１から１３８はレジスタ出力
用トライステート・バッファ、１４１から１４８はレジ
スタの書き込み許可信号選択器。

Claims (1)

【特許請求の範囲】
1. 複数のレジスタから成るレジスタファイルにおいて、任
   意の前記レジスタの保持データを外部に出力する出力バ
   ッファと、前記レジスタ毎に用意した前記出力バッファ
   の出力と前記レジスタの保持データとを比較する一致検
   出回路と、前記一致検出回路毎に用意した前記一致検出
   回路の出力を保持する一致フラグ保持器と、レジスタフ
   ァイル実現に必要なレジスタ番号解読器とを備えて成り
   、データ読み出し操作時に前記一致検出回路が読み出し
   データと前記レジスタの保持データとを比較し、読み出
   しデータと前記レジスタの保持データが等しい場合に前
   記一致フラグ保持器のフラグをセットすることと、デー
   タ書き込み操作の１つとして前記一致フラグ保持器の出
   力を前記レジスタの書き込み許可信号として使用し、前
   記一致フラグ保持器のフラグがセットされている全ての
   前記レジスタに、１回のデータ書き込み操作で、データ
   の書き込みを行うことを備えて成ることを特徴とする連
   想レジスタファイル。